芯展速SPC2026大会展示Retimer芯片如何成为超节点智算互联关键

时间：2026年5月22日 | 地点：北京

5月22日，由开放数据中心委员会（ODCC）主办的SPC2026超大规模智算集群网络大会在北京成功召开。会上，芯展速产品技术副总裁李蓁发表了题为《从芯片到机柜：Retimer在超节点Scale-up互联中的信号延伸与拓扑优化》的主题演讲，深入剖析了AI算力集群的关键互联技术，引发了在场产业链专家与业内人士的广泛关注与热烈讨论。

Retimer：从“可选配件”到“AI服务器标配”

随着AI大模型参数规模向万亿级别迈进，超节点内部集成数百颗GPU的Scale-up互联架构，已成为决定整体算力性能与效率的核心环节。李蓁在演讲中强调，进入PCIe 6.0高速互联时代，信号完整性面临的衰减挑战被急剧放大。过去在PCIe 4.0时代或许仅是“锦上添花”的Retimer芯片，如今已演进为AI服务器内部确保高速信号稳定传输不可或缺的标准配置。这一转变背后是强劲的市场需求驱动——据第三方调研数据显示，全球Retimer芯片市场年复合增长率预计高达43.3%，而AI数据中心的规模化建设正是其最主要的增长引擎。

芯展速Retimer芯片的三大核心技术优势

那么，一颗能够满足AI数据中心严苛性能与可靠性要求的Retimer芯片，需要具备哪些关键特质？芯展速推出的解决方案，以以下几个硬核技术指标给出了答案。

首先是自研PHY层，信号补偿能力＞42dB。这意味着芯片具备业界领先的信号裕量，能够有效克服长距离、复杂拓扑布线带来的信号损耗，确保PCIe 6.0等高速信号在系统内稳定、无差错地传输。

其次是超低延迟，点对点延迟＜5ns。这一数据达到了行业顶尖水平，对于追求极致算力利用率和低延迟通信的AI训练与推理集群而言，每一纳秒的节省都至关重要。

最后是全面兼容PCIe 6.0与CXL 2.0协议。该方案不仅精准覆盖了AI服务器GPU/CPU高速互联的核心需求，更可扩展应用于高性能存储服务器、CXL内存池化等前沿场景，展现了出色的通用性与前瞻性。

目前，芯展速这款高性能PCIe 6.0 Retimer芯片已完成基于自研PHY的流片验证，并正式进入客户送样与测试阶段。

“从芯片到机柜”的全栈系统级解决方案能力

与仅提供单点芯片产品的厂商不同，芯展速的独特竞争力在于其系统级的视角与全栈技术布局。公司同时深耕SSD主控芯片、PCIe Retimer芯片以及AI训推一体解决方案三大核心技术领域，构建了业界稀缺的“存储 + 连接 + 算力编排”全栈产品能力。这种协同优势在演讲中展示的Retimer于NVMe-oF存储扩展及CXL内存池化等复杂场景的部署架构中得到了具体体现，也吸引了现场众多技术专家就具体应用细节进行深入探讨。

演讲结束后，来自多家头部云服务商及服务器 OEM 厂商的技术负责人与芯展速团队进行了深入交流。国产高性能Retimer芯片的送样进展、具体性能表现以及系统适配计划，成为他们重点关注的方向。

关于芯展速科技

芯展速科技（北京）有限公司，始终致力于“为智能世界构建坚实的数据基座”。公司提供涵盖企业级SSD、PCIe Retimer/Redriver高速互联芯片以及AI训推一体方案的全栈产品组合，是国内极少数同时掌握高端存储与高速连接两大核心底层技术的半导体创新企业。

芯展速科技（北京）有限公司市场部

免责声明：本文为本网站出于传播商业信息之目的进行转载发布，不代表本网站的观点及立场。本文所涉文、图、音视频等资料之一切权力和法律责任归材料提供方所有和承担。本网站对此咨询文字、图片等所有信息的真实性不作任何保证或承诺，亦不构成任何购买、投资等建议，据此操作者风险自担。