AMDXZen 6新技术来袭：功耗降低延迟优化35%

据最新消息，AMD正准备在即将问世的Zen 6处理器中引入革命性的芯粒互连技术，这项技术已在内部代号Strix Halo的APU产品上进行了成功验证。测试数据显示，相较于现有方案，该技术在能效和响应速度上都取得了突破性的提升。 目前在售的多款AMD处理器均采用SERDES PHY技术来实现芯粒间的数据互通。这项传统技术通过将并行数据流转化为高速串行信号，再利用专门的反向转换电路还原数字信息。虽然这套系统在过去几年表现稳健，但随着芯片设计日益复杂，其固有缺陷也随之凸显。 能耗问题是首要瓶颈。SERDES技术在信号传输过程中需要进行复杂的时钟同步和信号整形，这些处理步骤会消耗可观的额外电力。同时，编解码过程中的固有延迟也成为制约系统性能的关键因素，尤其在处理神经网络运算等新兴需求时更显得捉襟见肘。 为解决这些问题，AMD的工程师们在Strix Halo项目中大胆创新。他们借助台积电最新的InFO-oS封装工艺，在芯片内部铺设了密集的并行数据传输通道。这种设计取消了传统的串行转换电路，转而采用微型化的焊点矩阵实现信号的直接传输。这不仅显著缩短了信号传输路径，还大幅降低了功耗。更重要的是，灵活的并行通道可根据需求自由扩展，为未来的性能升级预留了充足空间。然而，这项前沿技术也带来了新的技术难题。高密度布线的实现要求更精密的制造工艺，信号之间的干扰抑制成为关键课题。此外，有限的布线空间也需要工程师们进行更精细的资源分配规划，芯片的整体设计难度陡增。 行业专家指出，这项在Strix Halo上获得验证的突破性互连技术很可能会成为Zen 6处理器的重要技术特征。随着半导体封装技术的持续进步，这类基础技术的创新正在重塑整个处理器行业的发展轨迹。