AMD Zen6架构曝光：支持AVX512 FP16与VNNI INT8指令集

11月8日资讯，根据当地时间11月7日合并的最新GCC编译器补丁意外泄露，AMD下一代Zen 6处理器核心指令集架构（ISA）已浮出水面，显示该架构将引入多项面向HPC和AI领域的扩展特性。

此次GCC更新补丁命名为"Add AMD znver6 processor support"（添加AMD znver6处理器支持），标志着编译器正式纳入对Zen 6核心架构的初步支持，具体包含以下Zen 6指令集：

AVX512_FP16

AVX_NE_CONVERT

AVX_IFMA

AVX_VNNI_INT8

AMD此前已在现有Zen架构中支持AVX512指令集，而新增的AVX512 FP16将进一步提升浮点计算能力，尤其有助于AI推理和高性能科学计算场景。与此同时，VNNI INT8的加入意味着Zen 6在低精度整型矩阵运算方面将具备更高效率，这一特性广泛用于深度学习模型的加速执行。

除指令集外，@InstLatX64还发现了Zen 6架构的新CPU标识符"B80F00"，预计对应即将推出的"Venice"服务器系列之一。

根据现有信息，Zen 6服务器产品线将分为两种版本：Classic（经典版）和Dense（高密度版）。其中，Classic版本对应SP7"B50F00"和SP8"B90F00"，Dense版本对应SP7"BC0F00"和SP8"BA0F00"。

在核心配置方面，Classic版本每个CCX最多包含12个核心，而Dense版本则可达到每CCX 32个核心。已知"Venice"系列最高将提供256个核心（注：共8个CCX），Dense版本的每个CCX配备128MB三级缓存，总L3缓存容量可达1024MB。

除了服务器处理器外，Zen 6架构还将支持至少四大系列客户端产品，包括高端AM5平台的"Olympic Ridge"（最多24核48线程，每CCX含12核及48MB L3缓存）、Gator Range、Medusa Point 以及 Medusa Halo。

采用多芯片设计的型号预计将基于台积电N2P工艺，而单芯片设计的Medusa Point与Gator Range APU则预计使用台积电N3P或N3C制程。

AMD计划在即将举行的金融分析师日（Financial Analyst Day）上首次预览Zen 6相关内容，但预计还要等到CES 2026期间才会正式发布。