AMD Zen6核心数不变，L3缓存提升50%至48MB的关键优势

11月11日消息，AMD下一代Zen 6处理器架构的更多细节近期浮出水面。根据@InstLatX64从AMD更新后的核心代码推断，Zen 6的产品ID编号为B80F00，确认该架构将采用台积电2nm制程技术（低功耗版本除外）。

通过代号梳理出的产品线显示，Zen 6将推出三个版本：标准版Zen 6、高密度版Zen 6c以及低功耗版Zen 6。

先前有猜测认为AMD可能会利用新制程提升处理器核心数量，但最新消息指出，AMD在CCX小芯片封装方案中仍保持单CCX的核心数不变，转而将重点放在L3缓存容量的提升上。

其中标准版Zen 6架构将应用于代号为Venice、Medusa Point、Medusa Halo、Gator Range和Olympic Range的处理器上。

其中Olympic Range采用AM5接口，对应桌面版Ryzen处理器；Venice为服务器EPYC处理器；其余则为移动版处理器。

在Zen 6架构中，CCX规格将维持12核心，但L3缓存容量将从Zen 5架构的32MB提升至48MB，增幅高达50%。

这意味着下一代桌面处理器如果沿用2颗CCX的设计，其最大核心数将保持24核不变，但总L3缓存将从目前的64MB提升至96MB。

对于X3D版本，即使只额外堆叠64MB缓存，总容量也将从现在128MB提升至160MB。

与标准版Zen 6不同，高密度版Zen 6c展现了极高密度的设计，单CCX的核心数将暴增至32颗，L3缓存更是高达128MB，但规划上只会用于代号Venice的EPYC服务器上。

传闻其中一款Zen 6c EPYC处理器将由8组CCX组成，有望实现256核心和1024MB（1GB）的L3缓存，而目前最高端的EPYC 9965也仅有192核、384MB L3缓存。

低功耗版Zen 6的信息尚不完整，推测为低功耗版本，预计将采用台积电3nm制程，目标是入门级移动或嵌入式设备，单CCX最多只有4颗核心。