JEDEC SPHBM4全新内存标准深度解析：性能直逼HBM4

12月14日消息，全球固态技术协会(JEDEC)正加紧制定新一代内存标准“SPHBM4”。这一标准只需512-bit位宽即可实现HBM4级别的完整带宽，同时兼容传统有机基板，从而在降低成本的同时，提供了更大的容量与更高的集成度。

可以说，它是一种介于传统DDR内存与新型HBM之间的折中方案，能够填补HBM在诸多主流应用市场的空白，但它并不会用于显卡领域去取代现有的GDDR显存。

传统HBM内存通常采用1024-bit或2048-bit的超高位宽，这带来了无与伦比的性能、带宽和能效，但如此高的位宽也会占用大量宝贵的芯片面积。这不仅限制了单颗堆叠的层数和封装容量，更进一步制约了单个AI加速卡的性能乃至整个计算集群的总体算力。

SPHBM4采用了4:1串行化技术，从而将物理位宽从2048-bit大幅降低至512-bit，同时维持了同等级别的有效带宽，其性能依然远超DDR5。

不过，JEDEC并未明确说明，这是通过将数据传输率提升至原有标准的4倍(即32 GT/s)实现的，还是引入了更高频率的新型编码方案。

SPHBM4封装内部使用了业界标准的基础裸片和HBM4裸片，确保单堆栈容量看齐HBM4与HBM4E，最高可达64GB。这一设计同时简化了控制器与整体封装结构，有效降低了成本。

从理论上讲，SPHBM4的容量潜力甚至更高，有望达到标准HBM4的四倍。

你或许会回想起HBM曾作为显卡显存的时光，那么SPHBM4会成为新一代的显存选择吗？

答案显然是否定的。

这是因为，SPHBM4的首要设计目标是达到HBM4级别的带宽，保证性能和容量，而非专注于控制成本和功耗。

SPHBM4的成本虽然低于HBM4和HBM4E，尤其是因为它可以不使用昂贵的中介层，但它仍然是堆叠式设计，自然要比普通DRAM芯片成本更高。

同时，它还需要配套的基板接口、TSV硅穿孔技术以及先进封装集成技术，其成本不可能降到GDDR内存的级别。

因此，在显卡上用一颗SPHBM4去替代多颗GDDR6/GDDR7芯片，成本反而会更昂贵，而能带来的性能提升却不会太明显。