AMD首发2nm Zen6架构！官方首次公布核心设计细节

12月21日消息，AMD近日公开了一份关于Zen6架构设计的官方文档《AMD Family 1Ah Model 50h-57h处理器性能监控计数器》。这份文档通过性能监视接口，揭开了Zen6架构设计的诸多技术细节。

当然，这份资料主要针对的是EPYC数据中心处理器采用的Zen6核心，并非消费级的锐龙系列，不过两者的底层设计逻辑是相通的。

在此之前，我们只知道EPYC Zen6将是首个采用台积电2nm工艺的高性能处理器，最多可拥有256个核心。

最新披露的文档表明，Zen6架构并非Zen4/5那种渐进式的小幅升级，而是经历了一次全面的革新。它是一个专为高吞吐量设计、具有更宽架构的全新核心，配备了8宽度的指令调度引擎（苹果为9宽度），并继续支持SMT同步多线程技术。

Zen6重点增强了对矢量（向量）运算、浮点运算执行状态的监测能力，这显然表明AMD非常重视密集型的数学运算负载。

Zen6核心还配备了特殊的计数器，用于统计闲置调度窗口、后端流水线阻塞、线程选择损耗等情况。这再次印证了Zen6架构在设计上，对于更宽发射技术与SMT仲裁机制的战略思路。

Zen6依然支持完整512位宽度的AVX-512指令集，兼容FP64、FP32、FP16、BF16等数据格式，支持FMA（融合乘加）、MAC（乘积累加）运算，以及浮点-整数混合矢量执行，包含了VNNI（矢量神经网络指令集）、AES（高级加密标准）、SHA（安全哈希算法）等指令。

不仅如此，Zen6的AVX-512持续吞吐量极高，以至于需要借助合并式性能计数器才能实现精准测量。

这两年，AVX-512指令集反而成为了AMD的一大杀手锏。Zen6每个时钟周期能够完成的矢量运算任务量，已经超出了传统测量方法的适用范围，因此才需要新的监视接口来准确评估其性能。

总体而言，Zen6将是AMD首次从底层开始、专为数据中心和AI应用场景打造的微架构，必将成为一款高效的计算利器。

至于消费级版本会保留哪些特性，实际表现又如何，还有待进一步观察。