英特尔揭秘最强3D封装：18A与14A工艺融合技术解析

12月24日，IT之家消息，科技媒体Wccftech于昨日（12月23日）发布了一篇报道，其中透露英特尔针对高性能计算（HPC）和人工智能数据中心应用场景，展示了其在大规模芯片封装领域的最新成果——该方案能够构建出超越传统光罩尺寸达12倍的超大芯片。

光罩极限是芯片制造过程中，光刻机单次曝光所能覆盖的最大面积。突破这一极限（例如>12倍），则意味着可以通过先进的拼接技术，制造出比传统单颗芯片大得多的巨型芯片。

据IT之家引述的博文介绍，为了应对未来算力需求的持续增长，英特尔展示了两款概念架构设计：其中一款集成了4个计算模块与12个HBM内存位点，而另一款则更为激进，能够集成多达16个计算模块与24个HBM位点。

这些设计凸显了英特尔在争夺AI与数据中心市场份额上的决心。其目标不仅在于规模上超越现有标准，更是为了正面挑战台积电的CoWoS解决方案（目前规划上限为9.5倍光罩尺寸）。

这一封装方案采用了精密的3D堆叠结构。其底层的基础晶圆采用Intel 18A-PT工艺制造，该工艺引入了背面供电技术，旨在提升逻辑单元密度与电源供应的稳定性。

传统芯片通常从正面给晶体管供电，线路复杂且容易干扰信号传输。背面供电技术就像将房屋的所有电线都埋入地下，从而为地面的房间（晶体管）腾出更多空间来高效传输数据。

基础晶圆内部集成了大量SRAM缓存，其设计思路与“Clearwater Forest”处理器架构类似。采用18A工艺节点制造的Clearwater Forest处理器，其三单元芯片解决方案中集成了高达576 MB的三级缓存。由于Clearwater Forest的芯片采用Intel 3工艺技术制造，我们可以预期后续的Intel 18A-PT工艺将进一步优化并能增加未来芯片中SRAM的容量。

在基础Tile之上，是采用Intel 14A或14A-E工艺制造的主计算Tile，其中包含了AI加速引擎或CPU核心。

两者通过Foveros Direct 3D技术进行垂直互联，利用混合键合实现了极小间距的超高速数据通信。

为了解决多芯片间的通信瓶颈，英特尔部署了下一代EMIB-T技术。该技术引入了硅通孔，大幅提升了互联带宽，并支持更大规模的模块集成。

IT之家备注：EMIB-T相当于在芯片之间架设了一座“高速立体高架桥”，不仅能实现水平连接，还能通过硅通孔进行垂直连接。

在存储方面，该方案展现了极高的兼容性，支持从HBM3、HBM4到未来的HBM5标准。其顶层芯片设计可容纳多达24个HBM位点，或集成48个LPDDR5x内存控制器。这种极高的内存密度，将为处理大规模AI模型和应对数据中心工作负载提供关键支撑。

有媒体分析认为，此次技术展示不仅是英特尔工程实力的一次亮相，更是其代工服务争取外部客户的关键信号。虽然其18A节点主要用于英特尔自家产品，但14A节点被明确设计为面向第三方客户的开放工艺。

英特尔正通过展示这种高度可扩展的封装生态系统，试图证明其在先进制造与封装领域的领先地位，以期在经历了Ponte Vecchio等项目挫折之后，能够凭借Jaguar Shores等未来产品及代工订单重返巅峰。