AMD Zen6架构曝光：单CCD配备144MB L3缓存，互联带宽大幅提升

知名爆料者 @9550pro 近日传出消息，AMD 计划在 CES 2026 上正式发布锐龙 9000X3D 系列处理器。而更令人期待的是，下一代 Zen 6 架构也已确认将会推出搭载 3D V-Cache 的版本。由于 Zen 6 架构中单个 CCD 的核心数量将从当前的 8 个大幅提升至 12 个，其缓存容量预计也将迎来显著增长。

爆料进一步指出，在 Zen 6 架构中，搭载 3D V-Cache 的单 CCD 版本将拥有高达 144MB 的 L3 缓存，而双 CCD 版本的缓存总量更是可以达到 288MB。据核心数量比例推算，常规的 Zen 6 CCD 本身就具备 48MB L3 缓存，加上额外堆叠的 96MB 3D V-Cache，即可轻松实现 144MB 的总缓存容量。双 CCD 版本则在此基础上直接翻倍。

这一缓存规格与英特尔即将推出的 Nova Lake 处理器不谋而合，后者也被曝出将支持最高 288MB 的 bLLC（大容量末级缓存）。不过，Nova Lake 在消费级平台上预计不会采用类似至强 Clearwater Forest 的封装方案，其具体实现方式仍有待确认。

据悉，Zen 6 的 CCD 预计将采用台积电 N2P 工艺制造，而 IOD 芯片则会使用 N3P 工艺。此外，CCD 与 IOD 之间的互连技术也将迎来重要升级，将从 Zen 2 沿用至今的 SERDES 方案，转向目前应用于 Strix Halo 芯片的并行端口。这一变化有望显著提升传输带宽，并进一步改善能效与延迟表现。