联发科布局AI手机芯片：首发天玑AI+ASIC架构揭秘

随着人工智能热潮不断升温，继高带宽内存（HBM）大规模挤压DRAM产能之后，其连锁反应正逐步蔓延至移动芯片领域。据产业界消息透露，联发科已启动内部资源再分配，将部分核心人力与研发力量从智能手机芯片部门转向AI专用集成电路（ASIC）及车用芯片等高增长潜力赛道。市场普遍解读为：天玑（Dimensity）移动处理器在整体战略中的相对权重或将有所下调。

免费影视、动漫、音乐、游戏、小说资源长期稳定更新！ 👉 点此立即查看 👈

联发科近年来在定制化ASIC领域的布局正加速落地。有分析指出，该公司已深度参与谷歌新一代TPU v7“Ironwood”的研发工作，具体承担了处理器与外围设备间数据交互的关键模块——输入输出（I/O）单元的设计任务。此举也被视为谷歌在TPU设计策略上的重要转向：此前数代TPU几乎均由谷歌与博通（Broadcom）联合主导完成，而此次引入联发科，标志着其供应链多元化进程提速。

联发科亦计划进一步拓展与谷歌在ASIC领域的协同深度。据悉，该款TPU预计将于2026年第三季度正式进入量产阶段；谷歌设定的产能目标为：2027年交付约500万颗ASIC芯片，2028年则提升至700万颗。为应对这一爆发式增长需求，博通与联发科均已同步扩大在台积电的晶圆投片规模。

值得注意的是，谷歌新一代TPU采用台积电3纳米先进制程，整体设计复杂度与系统集成难度显著上升。为此，联发科决定从原有手机芯片团队中抽调骨干力量，组建专属ASIC攻关小组，集中资源推进高端定制芯片开发。

在核心技术层面，联发科正以自研SerDes（串行器/解串器）技术作为切入AI+ASIC市场的核心支点。该技术可实现并行数据与高速串行信号之间的高效转换与还原，对提升处理器与内存之间的数据吞吐效率至关重要，直接关系到AI芯片的整体性能表现。

目前，联发科基于4纳米工艺打造的112Gb/s SerDes数字信号处理器（DSP），采用PAM-4接收架构，具备超过52dB的信道损耗补偿能力，同时展现出优异的抗干扰性与低信号衰减特性，已获得数据中心客户及先进封装整合厂商的高度关注。与此同时，传输速率高达224Gb/s的下一代SerDes DSP也正处于紧锣密鼓的研发进程中。

财务预期方面，联发科明确表示，其AI+ASIC业务2026年营收有望突破10亿美元大关，并于2027年跃升至“数十亿美元”量级。除谷歌外，公司亦正积极接洽Meta等全球头部科技企业，推动更多定制化AI芯片项目落地。业内普遍认为，联发科已将AI业务定位为推动公司长期结构性增长的核心引擎，移动芯片业务的战略优先级相应调整。

不过，天玑系列芯片短期内仍保有较强市场竞争力。据透露，联发科与高通均计划在下一代旗舰级移动处理器中导入台积电N2P 2纳米增强型制程，以兼顾更高主频与更优能效比。但随着公司资源持续向AI+ASIC倾斜，业界也开始审慎评估：天玑芯片能否在中长期内维持与高通骁龙系列的技术同步性？更遑论挑战在高端性能领域持续领跑的苹果A系列自研芯片。

在HBM供应持续紧张、半导体制造重心被AI需求全面重塑的大背景下，联发科的这场战略转身，已成为全球芯片产业格局演进的一个关键风向标——芯片行业的“主战场”，或正悄然从移动终端，加速迈向AI定制硅片时代。

来源：wccftech