AMD 2纳米Venice霄龙处理器曝光：256核Zen 6架构亮相

1月14日，IT之家援引消息源 @highyieldYT 的爆料称，该博主于1月13日发布分析文章，详细解读了AMD预计在CES 2026展会期间发布的下一代数据中心处理器——代号“Venice”（威尼斯）的EPYC（霄龙）系列芯片，其将基于全新的Zen 6架构。

据悉，AMD将在CES 2026上正式揭晓这款代号为“Venice”的新一代EPYC处理器。该系列将采用全新的Zen 6架构，并成为全球首款应用台积电2纳米制程工艺的数据中心CPU。

AMD承诺，新一代产品将带来超过70%的性能与能效提升，线程密度增加30%以上，旨在通过极致的堆料重新定义服务器性能的天花板。

@highyieldYT 深入分析了Venice的核心构造，指出AMD此次重点升级了Zen 6C计算模块（CCD）。每个Zen 6C CCD包含32个物理核心，相比Zen 5C的16核配置直接翻倍。

为此，单颗CCD的芯片面积也从前代的85mm²激增至约155mm²，增幅达82.3%。尽管采用了更先进的台积电N2P工艺，但为了容纳更多核心及单模块128MB的L3缓存，芯片物理尺寸仍显著增长。满规格的Venice处理器将配备8个此类CCD，总计提供256个核心和1024MB的L3缓存。

IT之家附上相关截图如下：

AMD 2纳米巨兽Venice霄龙处理器曝光

除了计算核心的升级，Venice在输入输出（IO）架构上也采用了激进策略。不同于前代Turin仅使用单颗426mm²的IO核心，Venice将奢华地搭载两颗基于台积电N6工艺的巨型IO核心。

每颗IO核心面积约为375mm²，使得总IO面积高达750mm²。这一设计不仅集成了内存与PCIe控制器，还囊括了AI加速单元等IP模块，预示着AMD将大幅提升下一代平台的内存带宽与扩展能力，以满足AI数据中心对数据吞吐量的渴求。

在产品阵容方面，Venice将提供多种配置以适应不同场景。除了256核心的Zen 6C版本外，AMD还将推出基于标准Zen 6架构的192核心版本（16个CCD，每CCD 12核，768MB L3缓存）。