三星加速HBM4E定制化设计，计划2026年中期交付SK海力士与美光同跟进

随着高带宽内存（HBM）技术竞赛进入白热化阶段，存储芯片巨头正加速向定制化HBM4E领域布局。三星电子已显著加大研发投入，预计在2026年年中完成其定制HBM4E的设计工作。这标志着下一代存储技术正从标准化产品转向满足特定客户需求的高性能定制方案。

据行业媒体透露，三星电子的定制HBM4E设计计划于2026年5月至6月间完成。这一时间表显示出，尽管HBM4仍以标准化产品为主，但行业重心正迅速向聚焦定制化的HBM4E及未来的HBM5转移。与此同时，竞争对手SK海力士和美光也在推进类似的时间表，主要内存制造商在下一代技术研发进度上并未拉开明显差距。

为应对日益增长的定制化需求，三星已采取激进策略，不仅分别为标准化和定制化设计设立了专门的HBM团队，近期还增聘了250名工程师专门服务于定制项目。其目标客户覆盖了谷歌、Meta和英伟达等科技巨头。行业普遍预期，HBM4E将于2027年正式投放市场，而HBM5预计将在2029年面世。

这一战略转向不仅反映了高性能计算市场对差异化硬件需求的激增，也将重塑存储厂商与代工厂的合作模式。随着基础裸片集成的逻辑功能日益复杂，引入先进制程技术成为关键。主要厂商正通过不同的技术路径和合作伙伴关系，试图在未来的AI算力竞赛中占据有利位置。

三星全力押注定制化HBM

三星电子正在加速推进其HBM4E的研发进程。据相关报道，该公司已进入基础裸片的后端设计阶段。通常，HBM的整体设计周期约为10个月，而后端设计阶段大约占整个时间表的60%到70%。该阶段主要涉及物理设计，即在前端寄存器传输级逻辑开发完成后，进行电路的布局与连接。一旦该阶段完成，最终的设计数据将被送往代工厂进行流片生产。

基础裸片在HBM架构中扮演着核心角色，负责控制堆叠DRAM的数据读写操作及错误校正，直接决定了整体性能与稳定性。因此，越来越多的客户要求在基础裸片中集成额外的逻辑功能，从而推动了定制化HBM的需求。

在制程工艺方面，三星正寻求更大的技术跨越。有报道指出，三星今年商用的HBM4逻辑裸片采用了4nm工艺，而针对定制化HBM，该公司计划进一步采用2nm节点，以实现更高的性能突破。

SK海力士与美光倚重台积电生态

在三星推进自研技术的同时，SK海力士和美光则通过深化与台积电的合作来应对定制化挑战。行业内部人士消息称，SK海力士和美光预计将在与三星相近的时间节点完成各自的定制HBM4E开发，三家主要厂商目前的研发进度基本持平。

据悉，SK海力士正与台积电紧密合作开发下一代HBM基础裸片及其他先进产品，并与闪存技术伙伴合作推动高带宽闪存的国际标准化。在工艺选择上，韩国金融时报指出，SK海力士将为主流服务器基础裸片采用台积电的12nm工艺，而针对英伟达旗舰GPU和谷歌TPU等高端设计，则会升级至3nm工艺。

美光方面，据此前报道，该公司已委托台积电制造其HBM4E的基础逻辑裸片，目标是于2027年实现生产。然而，媒体指出，美光为控制成本仍坚持使用现有的DRAM工艺，这被视为其在定制HBM竞赛中的结构性劣势。尽管美光已开始探索采用台积电的工艺用于HBM4E，但行业观察人士普遍认为，其在这一领域的步伐可能落后于三星和SK海力士。