台积电迈向1nm工艺：纳米进军埃米，目标万亿晶体管

3月16日消息，台积电去年在全球晶圆代工市场斩获了70%的份额，其先进工艺技术更是遥遥领先于其他竞争对手。目前量产的最先进工艺为2纳米，而1纳米工艺也已提上日程。

免费影视、动漫、音乐、游戏、小说资源长期稳定更新！ 👉 点此立即查看 👈

建设1纳米工厂首先需要解决的是园区用地问题。最新消息显示，总面积高达531公顷的台南科学园区将于今年4月进入二期环评阶段，预计在2027年第三季度完成最终环评。

此后即可交付台积电进行建厂，初步规划用地规模至少200公顷。

根据台积电此前公布的规划，科学园区将建设6座晶圆厂。其中P1至P3厂主要面向1.4纳米A14工艺，P4至P6厂则专注于1纳米工艺，后期不排除还会引入0.7纳米工艺。

从台积电最新公布的路线图来看，2纳米N2工艺已于去年底实现量产，今年将应用于苹果、AMD等公司的商用产品。A16工艺将首发搭载于英伟达的费米架构GPU，预计今年底试产，大规模量产要等到2027年。

A16之后便是A14工艺，即1.4纳米级别技术。该工艺将升级至第二代GAA晶体管架构并采用背面供电技术，预计2028年正式问世。

再往后就是备受关注的1纳米工艺。不过台积电此前披露的信息有限，按照命名惯例可能定为A10。这不仅是台积电首个埃米级工艺，也将是全球首个实现该制程的技术。此前英特尔曾以20A工艺抢占先机，但实际技术指标并未达到1纳米以下标准，更多是争夺埃米级工艺的象征意义。

不过台积电1纳米工艺的技术细节仍属未知。有传闻称其晶体管架构将从GAA升级至CFET，甚至可能采用二维材料，目前尚难判断最终方案。

按照台积电规划，1纳米工艺将于2030年面世。公司在2023年提出的目标是：在1纳米节点实现单芯片集成2000亿个晶体管，通过3D封装技术达到1万亿个晶体管。这一目标与英特尔此前提出的1万亿晶体管计划不谋而合，最终谁能率先实现值得期待。