HBM之后，存储下一个战场是CXL？三星实现10倍性能突破

在AI算力需求持续膨胀、存储芯片供需矛盾加剧的背景下，CXL（Compute Express Link）正从小众技术走向行业焦点。三星电子、SK海力士、美光科技相继加码布局，谷歌与英伟达入场验证，令这一赛道在HBM之后成为存储领域的新竞争高地。

三星近期在IEEE学术会议上发表论文，披露其CXL内存系统“Pangea v2”的最新进展。据韩国媒体《韩国经济》报道，该系统数据传输性能较RDMA等传统互联方式提升10.2倍，同时将传统内存架构中长期存在的瓶颈问题降低多达96%，被视为CXL领域的重要技术突破。

免费影视、动漫、音乐、游戏、小说资源长期稳定更新！ 👉 点此立即查看 👈

在需求侧，科技巨头正为这一技术提供现实背书。据The Information报道，谷歌已在数据中心开始部署CXL，并着手安装控制器以管理CPU与大型外部内存池之间的数据流量。英伟达则计划在今年晚些时候推出的Vera CPU中支持CXL 3.1标准，此举被业内视为迄今规模最大的CXL实战检验。

尽管行业热度明显升温，CXL的大规模商用仍面临关键制约——该技术要求数据中心内CPU、GPU、内存及网络设备全部支持同一标准，跨行业生态协同的复杂性，是其普及路径上最难逾越的门槛。

三星“Pangea v2”：性能大幅跃升，扩展内存池突破5.5TB

三星展示的“Pangea v2”系统，代表了该公司在CXL领域的最新技术成果。

据《韩国经济》报道，该系统基于英特尔、英伟达等企业于2020年联合推出的CXL 2.0标准，将22个CXL DRAM模块（CMM-D）整合为单一共享内存池，可支持多台服务器访问最高5.5TB的内存容量。三星在开发过程中与全球半导体设计公司Marvell及AI基础设施公司Liquid AI展开合作。

在性能层面，Pangea v2的数据传输能力较传统RDMA方案提升10.2倍，瓶颈改善幅度高达96%。这个数字意味着什么？简单说，就是数据传输的“堵车”问题得到了近乎根治性的解决。

鉴于CXL标准目前已迭代至3.2版本，三星表示计划于2026年内发布基于最新规范的“Pangea v3”。技术迭代的竞赛，显然已经按下快进键。

三大存储厂商全面入局，竞争格局加速成形

面对这片蓝海，SK海力士同样在加速推进CXL研发。

据《韩国经济》报道，该公司2022年推出首款CXL DRAM，2023年跟进推出兼容CXL 2.0的产品，其CMM-DDR5 96GB内存方案已于2025年完成客户认证。SK海力士DRAM营销负责人Park Joon-deok明确表示，公司将以支持CXL 3.0的第二代产品延续技术领先地位。

另一边，美光科技于2024年发布自有CXL内存模块，正式入场。至此，全球三大主要存储厂商相继完成布局，CXL赛道的竞争格局已初步成形，火药味渐浓。

谷歌、英伟达验证需求，AI内存效率成核心驱动

CXL为何能吸引如此多巨头押注？核心逻辑在于，它直指当前AI服务器架构的一个“阿喀琉斯之踵”——内存利用率低下。

在现有架构下，每颗GPU和CPU都“各自为政”，依赖专属内存，导致正常工况下内存利用率往往只有20%至30%。这无疑是巨大的资源浪费。而CXL技术允许多个GPU和CPU动态共享一个统一的内存池，从而有望将资源使用效率大幅提升。

市场需求并非纸上谈兵。据The Information援引谷歌两名员工信息，谷歌已率先将CXL付诸生产部署，并正在评估如何将外部内存池更深度整合进自身系统，以加快处理器访问外部内存的速度。巨头的实际行动，是最有力的风向标。

而英伟达即将推出的、支持CXL 3.1标准的Vera CPU，则被寄予厚望。其大规模入市后的表现，将是衡量CXL能否从少数公司的实验项目，真正演进为行业级可靠方案的关键试金石。

对此，南韩CXL初创公司Xcena的CEO Jin Kim一语道破：“AI基础设施需要海量内存，而内存价格持续攀升，这迫使我们的目标客户必须想方设法提高内存利用效率。眼下看来，还没有其他方案能够取代CXL来担此重任。”

生态协同壁垒高企，普及时间表仍存不确定性

前景固然诱人，但CXL要想大规模落地，必须直面一个根本性的生态挑战。

伯恩斯坦研究（Bernstein Research）半导体分析师Mark Li的分析一针见血：“要使CXL正常工作，你需要CPU、GPU、内存、软件全部兼容。环顾全球，能够同时掌控这些产品线并推动协同变革的公司屈指可数，英伟达是其中之一，谷歌是另一个。”

历史经验也提示了道路的曲折。AMD于2022年、英特尔于2023年先后推出了支持CXL的服务器芯片，但两款产品的商业化落地范围都相当有限。即便谷歌已经开始部署，行业内的工程师普遍认为，现有CXL技术尚未完全满足大型云服务商的所有苛刻需求。

问题的症结在于漫长的产业链协同周期：CXL Consortium每次确定新版本规范后，芯片设计商需要一至两年重新设计处理器，随后元器件厂商构建兼容的控制器与交换设备，存储厂商改造内存模块，最后服务器制造商还要进行数月的兼容性测试。这一环扣一环的链条，是CXL走向普及必须跨越的现实门槛。

话说回来，今年英伟达Vera CPU的落地情况，无疑将为整个市场提供一个迄今为止最具参考价值的答案。这场关于内存效率的革新，究竟是一场碘伏性的革命，还是一次漫长的演进，答案即将逐渐清晰。