台积电COUPE光互连技术解析 AI芯片三层架构引领未来

在近期举行的半导体技术论坛上，台积电高层从芯片制造视角，为AI芯片的未来发展提出了全新框架。有别于业界常讨论的从电力到应用的“五层蛋糕”AI生态系统，台积电首次明确了AI芯片自身的“三层蛋糕”理论，将核心架构重新定义为运算层、异质整合与3D IC层，以及被视为下一代突破关键的光子与光学互连技术。

台积电先进技术业务开发处长袁立本进一步透露，公司正在构建一个完整的“三层蛋糕”AI硬件平台。该平台深度整合了SoIC（系统整合芯片）、CoWoS（晶圆级封装）以及备受业界瞩目的COUPE光互连技术。这一战略性布局，旨在为下一代高性能AI计算与机器学习提供坚实且高效的底层硬件支撑。

COUPE技术：引领高速低功耗互连革命

COUPE（紧凑型通用光子引擎）是台积电硅光子整合平台的核心技术。该方案通过SoIC技术，将电子集成电路与光子集成电路进行3D堆叠与异质整合，极大缩短了芯片内部组件间的物理传输距离。这一创新设计带来了显著优势：大幅提升数据传输带宽与系统能效，同时有效降低电耦合信号损耗。据悉，全球首款采用COUPE技术的200Gbps微环调制器已于今年启动量产，并实现了低于一亿分之一的极低比特误码率，充分证明了该技术的成熟性与可靠性。

性能飞跃与明确量产路线图

台积电为COUPE技术制定了清晰的性能演进路径。袁立本表示，预计在2030年前，公司将通过开发400Gbps光调制器、集成多波长与多光纤阵列等先进技术，将互连带宽密度提升8倍，达到惊人的4TBps。在能效与延迟关键指标上，相比传统的铜线互连方案，COUPE技术可使系统能效提升4倍、信号延迟降低10倍。若与先进封装平台进行深度协同优化，性能增益将更为突出，能效甚至有望提升至10倍，延迟降低20倍。

在产业化进程方面，台积电宣布其COUPE硅光子整合平台预计于今年内正式进入量产阶段，这被业界视为推动共封装光学（CPO）技术大规模商用的关键里程碑。目前，英伟达、博通等AI与数据中心芯片领导者已开始采用台积电的COUPE技术。根据规划，到2026年，COUPE技术将实现规模化量产，标志着CPO产业链迈入全面成熟阶段，其在高性能计算、数据中心等领域的应用空间将迎来爆发式增长。市场分析预测，到2030年，CPO相关市场规模有望突破100亿美元。