联发科下一代芯片确认采用英特尔EMIB-T封装 2027年量产用于AI与TPU

去年下半年以来，一个令人关注的新趋势在芯片设计界逐渐浮现——越来越多的企业开始认真评估英特尔EMIB先进封装技术，探索一条“前端流片交由台积电，后端封装转向英特尔”的新路径。究其原因，台积电的先进封装产能长期处于拥挤状态，扩产速度难以匹配订单激增的需求，因此厂商不得不积极寻找替代方案以保障供应链稳定。

最新消息来自联发科。据Wccftech报道，联发科已公开发布信息，表示下一代芯片计划采用英特尔EMIB-T封装技术，目标是在2026年第四季度完成流片，2027年第四季度进入量产阶段。至于具体哪些芯片将搭载这一技术，目前尚未披露，可能涵盖定制AI芯片或SoC产品。

值得关注的是，传闻称联发科已开始新增供应商，专门应对EMIB-T封装的订单需求。对英特尔的代工业务而言，这无疑是一场战略性胜利。过去数月间，整个半导体供应链多次讨论一个关键议题——谷歌计划于2027年发布的TPU v9，也可能采用EMIB封装。而联发科作为谷歌定制TPU的合作伙伴，多半也共同参与了英特尔封装技术的评估与验证。

EMIB与EMIB-T技术深度解析

首先需要理解EMIB的本质。EMIB全称为嵌入式多芯片互连桥接（Embedded Multi-die Interconnect Bridge），属于业界首个2.5D嵌入式桥接解决方案。英特尔早在2017年就已开始出货相关产品。其核心思路是利用小型嵌入式硅桥，在单一封装内部连接多个小芯片，从而规避使用大型中介层——既能节省空间又能降低成本，实际效果相当显著。

而EMIB-T可视为EMIB的升级版本，重点提升了两个关键维度：封装供电效率以及芯片间的通信速度。传统EMIB连接面临一个较为棘手的难点——由于采用悬臂式供电路径，导致电压降偏高。EMIB-T通过在芯片封装底部引入硅通孔（TSV），使电流能够直接经由TSV桥接芯片供电，从而形成一条低阻供电路径。这一改进对于HBM4/4E集成尤为关键。与此同时，TSV还顺带提升了芯片间的通信带宽，结合UCIe-A互连技术，数据传输速率可达到32Gb/s甚至更高。