SK海力士与台积电再会面共商HBM先进封装合作

随着AI芯片产业链深度整合加速推进，存储与晶圆代工两大行业巨头之间的协作已超越传统的产品买卖模式，上升至战略协同的全新高度。

时隔近两年，SK集团会长崔泰源与台积电董事长魏哲家再次举行面对面会谈。根据SK海力士官方X账号发布的最新动态，本次对话的核心议题非常明确：下一代AI技术、HBM以及先进封装。这三大议题的聚焦，实际上揭示了整个AI芯片产业链正在经历的结构性变革。

首先注意到一个关键背景：从HBM4这一代产品开始，SK海力士做出了一项重大战略调整——将基底芯片的生产全面外包给台积电。回顾过往历代HBM产品，基底芯片均由SK海力士自主完成。为何突然调整？原因并不复杂：AI客户对基底芯片的功能定制化需求日益提升，而台积电凭借其先进的制程工艺，在实现精细功能方面具备独特优势。换言之，将最擅长的环节交由最专业的合作伙伴，本身就是实现效率最大化的理性选择。

与此同时，CoWoS先进封装产能的持续紧张，进一步强化了台积电在AI供应链中的关键地位。一方面，SK海力士正积极加强与台积电在封装环节的协同配合；另一方面，也在悄然评估与英特尔在先进封装领域的合作可能性——这种双向布局的意图十分明确：避免将全部资源集中于单一渠道。

基底芯片外包台积电，HBM供应链格局重塑

台积电在SK海力士HBM战略中的角色已经发生根本性转变。在HBM3E及更早的产品中，基底芯片均由SK海力士自主生产；但从HBM4开始，这一工序正式交由台积电完成。具体而言，HBM4的基底芯片将采用台积电12纳米制程，结合SK海力士第五代10纳米级（1b）DRAM工艺，为英伟达下一代Vera Rubin平台提供强劲动力。

那么，驱动这种转变的核心因素是什么？答案是客户需求的变化。AI客户对基底芯片的功能定制化程度提出了更高要求，而台积电的先进制程技术能够满足更为精细化的功能实现需求。同时，市场竞争态势也在催化这一转型——今年3月的报道指出，SK海力士正考虑采用台积电3纳米制程用于HBM4E的逻辑基底芯片，这很大程度上是为了应对三星的布局：三星计划在HBM4E逻辑基底芯片中使用其自研的4纳米制程。这样一来，谁能在制程精度与定制化能力上抢占先机，谁就能在下一代产品竞争中占据主动。

CoWoS产能告急，先进封装成AI时代新瓶颈

先进封装正演变为AI时代的关键瓶颈，这一议题在本次会谈中毫无疑问是重点讨论内容。目前，SK海力士、英伟达与台积电之间已形成紧密的三方协同框架：HBM的供应以英伟达的订单为基础，先进封装则由台积电负责执行。但问题在于，将GPU与HBM集成于单一封装中的CoWoS工艺，其产能远远跟不上需求的爆发式增长。

台积电的CoWoS月产能预计在2026年底将扩增至约11.5万至14万片，到2027年进一步提升至约17万片。即便如此，产能缺口依然令人担忧。正因如此，SK海力士也在同步评估与英特尔的先进封装合作——据报道，他们已着手测试英特尔基于EMIB技术的2.5D封装方案在HBM应用场景中的可行性。这显然是为了应对台积电CoWoS产能持续承压可能带来的供应风险，提前预留备选方案。

总而言之，从基底芯片外包到先进封装的多方布局，SK海力士与台积电的此次会谈，表面上是两位掌门人的例行会面，背后却折射出整个AI芯片产业链在巨大压力下的一次重新洗牌。接下来的博弈，无疑将更加激烈。