英特尔互连微缩技术取得突破性新进展

AI算力需求的爆发式增长，正推动半导体技术进入新一轮高强度的创新与突破周期。在日前圆满落幕的IEDM 2024会议上，英特尔代工集中发布了一系列晶体管与先进封装领域的硬核技术成果，清晰勾勒出面向未来十年乃至更长远时期的技术发展蓝图。

先来看几个关键亮点。在互连技术领域，其展示的减成法钌互连方案，通过引入空气间隙结构，能够将线间电容最高降低25%①，这对于提升芯片内部的数据传输效率具有显著价值。在封装技术层面，一项名为选择性层转移（SLT）的异构集成方案首次亮相，便公布了一个令人瞩目的数据：吞吐量提升幅度高达100倍②，这意味着芯片间的封装速度将实现质的飞跃。而在晶体管微缩这一核心主线上，基于硅材料的RibbonFET CMOS技术，以及针对2D场效应晶体管的栅氧化层研究，都在为GAA（全环绕栅极）架构的持续微缩奠定坚实基础。

这些技术突破背后，贯穿着一条清晰的战略逻辑：行业共同的目标是在2030年之前，实现单个芯片上集成一万亿个晶体管的宏伟愿景。要达成这一目标，晶体管的微缩、互连技术的演进，以及先进封装能力的提升，三者缺一不可。它们共同决定了未来的AI应用能否在实现更低功耗的同时，释放出更强劲的性能，并有效控制整体成本。

更为关键的是，随着技术节点持续向下延伸，传统的铜材料在互连环节所面临的物理瓶颈愈发突出。英特尔代工此次展示的减成法钌互连技术，正是为了探索有效的替代路径。其核心思路非常直接：采用钌这种新型金属材料，充分利用其薄膜电阻率的优势，并结合空气间隙的设计方案，来克服铜互连在微缩进程中遭遇的物理限制。从实际数据来看，当互连间距小于或等于25纳米时，这种工艺形成的空气间隙能够使线间电容降低25%，而且无需在通孔周围制作昂贵的光刻区域，也省去了自对准通孔所需的复杂蚀刻步骤。简而言之，这是一种在紧密间距层中，既能实现性能提升，又兼顾了量产可行性与成本效益的优化解决方案。

在封装领域，传统的芯片到晶圆键合技术在速度和灵活性方面已逐渐显得力不从心。英特尔代工此次展示的选择性层转移技术，则开辟了一条不同路径——它支持集成更薄的芯粒，使得芯片尺寸能够做到更小，纵横比更高。更关键的是，这项技术能够与混合键合或融合键合工艺相结合，实现对来自不同晶圆芯粒的灵活封装，从而为AI应用提供更具效率、更灵活的架构选择。

在晶体管微缩方面，硅基RibbonFET CMOS技术的进展同样引人注目。其栅极长度已被压缩至6纳米，同时沟道厚度也相应减少，但在抑制短沟道效应和保持整体性能方面，却达到了业界领先水平。这表明，作为摩尔定律关键指标的栅极长度，仍然具备进一步缩短的潜力。而在更前沿的2D GAA晶体管领域，英特尔代工的研究涵盖了NMOS和PMOS两种类型，并将栅极长度微缩到了30纳米，同时报告了2D TMD（过渡金属二硫化物）半导体的相关进展，这类新型材料在未来有望成为硅的替代选择。

除了主流的硅基技术，英特尔代工在300毫米GaN（氮化镓）技术方面也持续加大投入。GaN作为一种新兴材料，在功率器件和射频器件应用中展现出超越硅的性能优势，能够承受更高的电压和温度。此次在300毫米GaN-on-TRSOI衬底上制造的增强型GaN MOSHEMT，展示了业界领先的性能表现。采用TRSOI这类衬底，能够有效减少信号损失，提升信号线性度，为功率和射频应用带来更优的性能表现。

最后，英特尔代工在IEDM 2024上还提出了针对AI未来的关键技术着力点：先进内存集成，用于解决容量、带宽和延迟方面的瓶颈；混合键合，用于优化互连带宽；以及模块化系统及其对应的连接解决方案。这三个方向，被认为是未来十年提升AI能效比的核心所在。同时，其也发出了明确的行动号召，呼吁行业共同开发关键性的技术突破，持续推进晶体管微缩，迈向“万亿晶体管时代”。其中，一个值得重点关注的方向是，研发能够在超低电压（低于300毫伏）下运行的晶体管，这有望从根源上缓解日益严重的热瓶颈，并大幅改善功耗与散热问题。

（注：①技术论文《利用空气间隙的减成法钌互连技术》，作者：Ananya Dutta、Askhit Peer、Christopher Jezewski；②技术论文《选择性层转移：业界领先的异构集成技术》，作者：Adel Elsherbini、Tushar Talukdar、Thomas Sounart）

英特尔代工已探索出数条明确的路径，以应对铜材料在晶体管互连微缩中面临的技术限制，同时对现有封装技术进行升级改进，并为GAA及其后续技术规划了清晰的晶体管技术路线图。

减成法钌互连技术：为提升芯片性能、优化互连效率，英特尔代工展示了减成法钌互连技术。通过采用钌这一新型替代性金属化材料，充分发挥其薄膜电阻率优势并引入空气间隙，实现了互连微缩方面的重大突破。英特尔代工率先在研发测试设备上展示了可行、可量产且具成本效益的减成法钌互连技术，该工艺引入的空气间隙，无需在通孔周围设置昂贵的光刻空气间隙区域，也避免了使用需要选择性蚀刻的自对准通孔。在间距小于或等于25纳米时，采用减成法钌互连技术实现的空气间隙使线间电容最高降低25%，充分证明其作为金属化方案，在紧密间距层中替代铜镶嵌工艺的显著优势。这一解决方案有望应用于英特尔代工的未来制程节点。

选择性层转移（SLT）：为实现芯片封装吞吐量提升高达100倍、达成超快速的芯片间封装目标，英特尔代工首次展示了选择性层转移技术。这是一种异构集成解决方案，能以更高灵活性集成超薄芯粒。与传统芯片到晶圆键合技术相比，选择性层转移使得芯片尺寸能够更小、纵横比更高。该技术还带来了更高的功能密度，并可结合混合键合或融合键合工艺，提供更灵活且成本效益更高的解决方案，用于封装来自不同晶圆的芯粒。该解决方案为AI应用提供了更高效、更灵活的架构选择。

硅基RibbonFET CMOS晶体管：为将RibbonFET GAA晶体管的微缩推向更高水平，英特尔代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管。在大幅缩短栅极长度和减少沟道厚度的同时，该晶体管在短沟道效应抑制和性能方面达到了业界领先水平。这一进展为摩尔定律的关键基石之一——栅极长度的持续缩短——铺平了道路。

用于微缩的2D GAA晶体管的栅氧化层：为在CFET（互补场效应晶体管）之外进一步加速GAA技术创新，英特尔代工展示了其在2D GAA NMOS和PMOS晶体管制造方面的研究，重点聚焦栅氧化层模块的研发，将晶体管的栅极长度微缩到了30纳米。该研究还报告了行业在2D TMD（过渡金属二硫化物）半导体领域的研究进展，此类材料未来有望在先进晶体管工艺中成为硅的有效替代品。

在300毫米GaN（氮化镓）技术方面，英特尔代工也在持续推进其开拓性研究。GaN是一种新兴的用于功率器件和射频器件的材料，相较于硅，其性能更强，也能承受更高的电压和温度。在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，英特尔代工制造了业界领先的高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管）。GaN-on-TRSOI等工艺上较为先进的衬底，可以通过减少信号损失，提高信号线性度，并支持基于衬底背部处理的先进集成方案，从而为功率器件和射频器件等应用带来更强的性能表现。

此外，在IEDM 2024上，英特尔代工还分享了对先进封装和晶体管微缩技术未来发展的愿景，以满足包括AI在内的各类应用需求。以下三个关键的创新着力点将有助于AI在下一个十年朝着能效更高的方向持续发展：先进内存集成，以消除容量、带宽和延迟方面的瓶颈；用于优化互连带宽的混合键合技术；模块化系统及与之对应的连接解决方案。

同时，英特尔代工还发出了明确的行动号召，呼吁行业共同开发关键性和突破性的创新成果，持续推进晶体管微缩，加速实现“万亿晶体管时代”。英特尔代工概述了研发能够在超低电压（低于300毫伏）下运行的晶体管，将如何有效解决日益严重的热瓶颈问题，并大幅改善功耗和散热表现。