西门子EDA Tessent芯片模拟测试生命周期解决方案详解

西门子 Tessent Analog Test 软件提供了一种革命性的 IC 测试解决方案，能够实现模拟元器件测试向量的全自动化生成，其自动化程度堪比数字电路领域广泛采用的 ATPG 技术。作为模拟电路测试领域的重大突破，该软件带来了前所未有的自动化能力和效率提升。Tessent Analog Test 解决了行业长期存在的一个核心挑战：模拟电路测试的耗时问题。与传统方法相比，该工具可将测试时间缩短高达百倍，同时确保卓越的测试覆盖率，并显著节约测试成本。

Tessent 平台提供一系列成熟的确定性 ATPG 与系统内测试解决方案。基于 Tessent SSN 与 Tessent In-System Test 技术深度融合的系统内嵌入式确定性测试方案，能够通过 IST 控制器，借助 SSN 技术实现确定性测试向量的生成与重定向。数据传输协议可采用 SSN 并行数据总线，或在特殊 SSN 模式下运行单条数据通路。Tessent In-System Test 技术能满足所有系统内测试需求，作为其前代产品 Tessent MissionMode 的超集，该技术可用于实现 IS-EDT，并支持 IST 控制器的 AXI 从属接口，适用于测试安全关键型汽车应用、数据中心应用及网络设计。

为助力工程师伙伴们在复杂 SoC 的 DFT 领域实现效率飞跃，提升工作效能，进一步降低测试成本，加速良率提升，并在整个芯片生命周期内提高质量和可靠性，EETOP 联合西门子 EDA，为大家带来了这份详尽且全面的 Tessent 工具资料包。资料内容涵盖 15 份 PDF 文档：

Tessent 芯片生命周期解决方案 Tessent AnalogTest Tessent LogicBIST Tessent MemoryBIST Tessent In-System Test 通过采用高质量确定性测试向量，有效提升系统内与现场测试的覆盖率和可靠性 Streaming Scan Network：实现无缝分组测试 利用动态分割技术将批量扫描诊断的吞吐量提升 10 倍 利用内建自测试满足 ISO 26262 安全要求 利用系统级数据来优化众核 AI 和 ML 芯片 利用先进的 DFT 和芯片调通技术加速 AI 芯片设计 利用先进的 DFT 实现方案最大化芯片竞争力 使用 Tessent 增强安全性 使用诊断驱动的良率分析克服系统性良率限制因素 适用于汽车市场的 IC 测试解决方案 易于实现且全面的 3D 堆叠裸片器件可测试性设计

扫描申请资料

部分资料截图