三星42纳米栅距3D堆叠晶体管使芯片密度翻倍
三星电子在近期技术研讨会上展示了业界首个栅极间距为42纳米的3D堆叠场效应晶体管架构，该技术通过将n型和p型晶体管垂直堆叠，突破了传统平面布局的密度极限。相比此前48纳米的纪录，新技术将栅距进一步缩小，并采用创新的RBC垂直互连和三层纳米片沟道堆叠。团队认为，该架构理论上可使单位面积晶体管密度翻倍，
在逻辑芯片持续追求更高集成度的趋势下，三星电子近期公布了一项重要技术突破。该技术旨在突破传统平面晶体管布局所面临的物理限制，为未来高性能计算与人工智能芯片开辟新的发展路径。
在2026年VLSI技术研讨会上，三星半导体研发中心首次向业界展示了栅极间距仅为42纳米的3D堆叠场效应晶体管架构。这项研究成果从超过1000篇投稿中脱颖而出，以8.29分的最高评审分数荣获最佳论文奖，并被选为大会技术亮点。
从平面到垂直：突破密度瓶颈
随着逻辑芯片对单位面积内晶体管密度的需求持续攀升，传统二维平面布局正面临发展瓶颈。在现有逻辑芯片中，n型与p型晶体管通常并排放置于同一平面；而三星的新技术则将两者改为上下垂直堆叠，从而在相同面积内集成更多晶体管。团队认为，继闪存领域的V-NAND和DRAM领域的HBM通过垂直集成突破密度限制之后，将这一思路拓展至逻辑器件是技术演进的必然方向，有望在相同芯片面积内实现晶体管密度翻倍。
关键技术突破与制造挑战
三星此次成功实现了2/2堆叠结构，首次在上下两层晶体管中均采用三层纳米片沟道堆叠，同时首次引入一种名为RBC的直接垂直“I”形互连，取代了传统的“C”形环绕接触。逻辑技术开发团队专家WookHyun Kwon指出：“栅距指相邻晶体管栅极的中心距。此前业界已公开的最小栅距为48纳米，而我们此次展示的42纳米是业内实际制造晶体管结构中的最小纪录。”相比传统接触结构，RBC需要在更深、更窄的空间中完成刻蚀与填充工艺，制造难度显著增加。
对AI与高性能计算的意义
对于AI和HPC等对功耗与性能高度敏感的领域，该技术可能带来阶跃式提升。团队指出，采用垂直堆叠架构后，单位面积晶体管数量可翻倍，从而理论上可将功耗效率提升至2倍。传统工艺每代节点的微缩通常可带来约15%的性能提升，而3D堆叠能瞬间将晶体管密度加倍。理论上可提供高达2倍的晶体管密度提升，这对于需要在更小面积内以更低功耗处理更重计算负载的AI应用来说，堪称理想的架构选择。
未来发展方向：从单元到功能电路
目前，团队已成功制造出基础“单元”，下一步将迈向功能电路验证。这包括构建用于验证运行完整性的测试电路“环形振荡器”，以及高速临时存储电路“SRAM”模块。通过这些电路级构建模块的演示，三星将朝着实际芯片生产迈出关键一步。三星强调，3D堆叠FET并非对全环绕栅极技术的替代，而是其向第三维度的演进，证明了该技术正成为迈向下一代逻辑器件的实用路径。
你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：三星42纳米栅距3D堆叠晶体管使芯片密度翻倍要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题
游乐网为非赢利性网站，所展示的游戏/软件/文章内容均来自于互联网或第三方用户上传分享，版权归原作者所有，本站不承担相应法律责任。如您发现有涉嫌抄袭侵权的内容，请联系youleyoucom@outlook.com。
相关热点LucidaAI是一款面向企业的AI英语口语教练，通过实时对话提供发音、语法、词汇和流利度的个性化反馈。采用端到端加密并支持合规定制，定价策略注重普及化，旨在以低成本提升团队英语沟通能力。
Screenshot2Code工具能够从截图中自动识别代码，并将其转换为可直接运行的代码。支持Python、HTML及API接口信息提取，帮助开发者快速复用他人分享的代码片段，从而显著提升工作效率。这个工具极大简化了代码复用过程。
SpeakStruct通过可自定义模板将语音转换为结构化数据，适用于会议记录、客户通话等场景。核心功能包括自定义模板、准确转录和随处捕捉，使口语信息直接转化为可用的数据资产。
IzzyAI是一款AI驱动的语音治疗应用，提供全天候服务。通过智能治疗师头像互动，系统评估并治疗五种常见语音语言障碍，融合语音与面部识别技术给予实时反馈。内置综合评估、个性化练习、进展报告及支持性社区，提升治疗效果。
- 日榜
- 周榜
- 月榜
热点快看