Intel 18A-P制程风险试产 2nm代工市场迎新玩家

当地时间2026年6月16日，在美国夏威夷檀香山举办的2026年VLSI国际研讨会上，Intel正式宣告其18A系列首个性能增强版本——18A-P制程已进入风险试产阶段。这一里程碑完全契合该公司去年向全球客户与合作伙伴披露的时间节点，标志着Intel代工业务迎来了第一款专为外部客户量身打造的2nm级主力制程产品。

半导体行业有一条公认的法则：敢于启动风险试产，才算真正将工艺制程推向成熟。风险试产并非实验室里的样品测试，而是基于对工艺技术的高度自信，投入数十亿美元产线资源提前开启规模化晶圆制造，并预期这些芯片最终能够实现商业化销售。这本质上是Intel用真金白银，为18A-P的良率、稳定性与综合性能提供了最强有力的背书。

18A-P的九大核心升级

在官方介绍中，Intel强调18A-P是18A家族的首个性能增强演进版本，与基础版18A实现100%完全向后兼容。任何基于18A完成的设计均可直接迁移至18A-P，无需进行大规模修改。在近乎零迁移成本的前提下，Intel通过晶体管、互连与设计技术的协同优化，带来了九大技术突破。

首先，核心PPA指标实现全面跃升。与基础版18A相比，18A-P在相同功耗下性能可提升9%，或在相同性能下功耗降低18%，同时具备增强的热特性，芯片设计灵活性也显著提高。这一提升覆盖了从0.55V到0.95V的完整工作电压区间。

其次，新增PowerBoost能效增强技术。这是18A-P最关键的差异化创新，采用全新双接触、低电阻晶体管方案，可在电容中性前提下实现超过10%的频率提升。此外，热阻大幅降低20%-40%，过孔电阻降低10%-30%，通过应变工程提升了PMOS迁移率。

Intel还扩展了RibbonFET器件版图，引入带迁移率增强的全新器件选项，并新增第五组逻辑阈值电压选项，为芯片设计人员提供了更精细的PPA调优空间。18A-P与18A的设计规则完全兼容，可便捷复用现有IP与设计流程，进一步确保设计的无缝迁移。

18A家族的完整布局与未来规划

Intel 18A并非单一制程节点，而是一个完整的技术家族。除了已量产的的18A基础版和刚进入风险试产的18A-P外，Intel还规划了专门面向下一代AI与HPC应用的18A-PT节点。

基础版18A目前已进入全面量产爬坡阶段，主要用于第三代酷睿Ultra处理器、第三代酷睿处理器、至强6+处理器等Intel内部产品。它是全球首个同时量产RibbonFET全环绕栅极晶体管与PowerVia背面供电技术的制程节点。

18A-P是面向通用市场的性能增强版本，主打极致PPA与零迁移成本。而18A-PT则是业界首个带背面供电的3DIC专用基础裸片工艺，专为复杂的多芯片系统设计打造。它在18A-P基础上新增完整的3D集成能力，支持直通硅通孔、裸片间硅通孔以及先进混合键合接口。

此外，Intel 14A，即继Intel 18A之后的下一代制程节点，预计将于2028年进行风险试产，2029年实现大规模量产。据悉，Intel 14A将采用高数值孔径EUV光刻机制造，搭载第二代RibbonFET全环绕栅极晶体管，以及PowerDirect直接背面触点供电技术。

技术底座与市场影响

18A是业界公认的2nm级制程，其表现依赖于两大核心技术底座：RibbonFET全环绕栅极晶体管与全球首个量产的PowerVia背面供电技术。RibbonFET采用四条平行的超薄纳米带设计，栅极从四面八方完全包裹住每一条纳米带，可彻底切断漏电路径，带来更快的开关速度与更强的算力。

PowerVia背面供电技术则将所有电源线移至晶体管下方的晶圆背面，通过纳米级硅通孔直接将电送至每一个晶体管的底部。这项技术使芯片密度与标准单元利用率提升5%至10%，同时显著降低供电路径电阻及电压降。

18A-P的风险试产，彻底改写了全球2nm级制程的竞争格局。在此之前，这个市场几乎是台积电的独角戏。如今，Intel凭借美国本土制造能力、全栈代工体系以及完整的衍生节点规划，已成为一个真正具备竞争力的第二供应商。18A-P已获得多家全球头部科技公司的认可，多个合作项目正在稳步推进中。

对于整个半导体行业而言，18A-P的意义远不止是一项新工艺的诞生。它打破了先进制程领域一家独大的垄断局面，为全球芯片公司提供了更多选择，也为需求激增的AI产业带来了更充足的产能保障。

你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：Intel 18A-P制程风险试产 2nm代工市场迎新玩家要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题