人工智能低功耗设计创新方法解析

低功耗芯片设计这事儿，这几年越来越被推到台前。原因很简单——电子设备越做越小，对功耗的要求却越来越苛刻，尤其是那些靠电池跑的可穿戴设备、物联网终端，以及更广泛的嵌入式系统。更要命的是，人工智能（AI）正大规模涌入这些设备，逼着设计团队采用更密集、更创新的架构和制造工艺，这就给低功耗芯片设计带来了前所未有的压力。

想搞定高级AI芯片，光有思路不行，还得有靠谱的功耗分析技术和工具。工程师得用这些手段，才能确保芯片在功能、可制造性、成本和可靠性等关键指标上，都能满足特定要求。

低功耗设计

低功耗设计的目标很明确：降低集成电路（IC）的整体动态和静态功耗。这是实现下一代应用的关键环节，具体来说，要同时压减动态功耗和静态功耗。动态功耗包含开关功耗和短路功耗，而静态功耗主要来自漏电流。包含这三个部分的功耗方程如图1所示。

图1：功率元件和方程（来源：Synopsys）

回想一下，在IC制造工艺基于90nm到16nm技术的年代，设计人员的注意力全都集中在降低漏电流功耗上。因为那时候漏功耗占比高达85%～95%，而动态功耗只有10%～15%，谁轻谁重一目了然。后来工艺从16nm向14nm过渡，功耗方程变了——漏功耗被控制得很好，动态功耗反倒成了更大的麻烦。这首先要归功于从平面晶体管向FinFET架构的转变：多栅极器件构建在衬底上，栅极放在通道的两侧、三侧或四侧，甚至环绕通道，形成双门或多门3D结构，漏电控制能力大增。

不过未来几年，随着电子制造工艺推进到7nm、5nm甚至3nm，漏功耗的重要性又会再次凸显出来。技术演进永远在动态平衡中，没有一劳永逸的解决方案。

人工智能的新挑战

AI在电子应用中越来越普及，也带来了新型的电源挑战。性能、功耗、面积（PPA）这个经典三角，仍然摆在设计人员面前。不同的是，引入AI芯片后，要在不牺牲功耗的前提下把性能推到极致，难度直线上升。今天的现实是：性能实际上被功耗卡住了脖子。芯片的每个部分都要可靠供电，但产生的热量和热管理问题让人头疼，稍有不慎就会出问题。

矢量的质量——也就是SoC在真实系统中工作时实际看到的活动——对动态功耗分析和优化至关重要。新思科技设计集团的低功耗架构师兼研究员Godwin Maben一针见血：“最大的问题在于估算工作负载，尤其是当SoC在真实系统上运行的时候。我们需要搞清楚如何测量和优化动态功率。说到AI，根本没有预定义的基准。我们必须识别出这些工作负载，确保捕获到它们，并且尽早调试电源。”

低功耗设计意味着要通盘考虑功耗对软件开发、硬件设计和制造的影响。它不是一次性动作，而是贯穿整个芯片设计过程，目标始终是降低整体动态和静态功耗。

如图2所示，设计和验证方法分为五个主要阶段：

静态功耗验证与探索
动态功耗验证与分析
软件驱动的功耗分析
电源实现
签核

图2：设计和验证阶段（来源：Synopsys）

仿真的作用

要给出SoC功耗的估算值，绝不是件容易的事。设计人员得搭建测试平台，尽可能忠实地再现真实工作条件。能满足这个要求的最佳工具，就是仿真。

对AI芯片做功耗分析，需要合适的工具来获取和处理数百GB的数据，这些数据涵盖数万亿甚至数十亿个时钟周期。好在仿真系统内的功率分析能智能地只识别出功率分析感兴趣的窗口，大大缓解了数据洪流的压力。

Maben提到：“AI芯片带来了两个新概念。首先，验证和调试极具挑战性，因为它耗时很长。其次，如何开发应用软件，让它在芯片启动时就能就绪？这恰恰是仿真和原型设计概念发挥作用的地方。”

由于独特的快速仿真架构、最先进的商用FPGA以及基于FPGA的仿真软件创新，Synopsys的ZeBu服务器是业界最快的仿真系统，性能是传统仿真解决方案的2倍。ZeBu软件为用户提供了快速编译器、高级调试功能（包括与Verdi的本地集成）、仿真加速、混合仿真和功耗分析等一系列有价值工具。

当应用程序在模拟器上运行时，最终会被转换为SoC的向量。这些向量随后可以用于运行仿真，从而验证仿真器中芯片的功能。仿真是获取工作负载的合适平台，因为它生成的向量专门针对功耗分析优化。如图3所示，PrimePower RTL使用ZeBu EmPower向量为设计人员提供有用信息。

图3：概要软件驱动的SoC活动（来源：Synopsys）

AI芯片大量使用数学函数，主要是乘法和矩阵运算，这些运算由专用且优化的组合逻辑执行。Maben说：“当我们进入这些计算密集型应用时，设计师们担心的新概念是较低几何结构下的毛刺功耗。毛刺功耗占总功耗的25%以上，而毛刺功率意味着白白浪费掉功率。”

毛刺的数量与SoC执行的操作数量成正比，这使得毛刺成为AI翻跟斗必须解决的重要问题。毛刺有两种类型：惯性毛刺和运输毛刺。惯性毛刺可以从架构上解决；而传输毛刺是由于逻辑单元的延迟，导致逻辑门输入到达时间不同引起的。毛刺正在成为一个非常大的话题——因为它既难以优化，也难以测量。

Synopsys提供端到端RTL到门级毛刺功耗分析和优化解决方案。在RTL层面，PrimePower RTL（见图4）可以计算并报告每个层次结构的毛刺，还能指出产生最高毛刺的RTL源代码行。PrimePower解决方案还支持延迟/毛刺感知的RTL仿真，并可使用零延迟门级仿真或定时感知仿真（结果与SPICE功耗数据高度相关）进行毛刺功率分析及向量生成。

Maben总结道：“毛刺正在成为主导，尤其是在AI芯片和更低的几何结构中。像PrimePower RTL这样的工具，可以告诉设计师哪些模块更容易出现毛刺，并对其排名。然后架构师就可以更改架构来减少毛刺。”

图4：PrimePower RTL毛刺功耗分析（来源：Synopsys）

你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：人工智能低功耗设计创新方法解析要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题