群联电子借助新思科技Tweaker ECO实现设计迭代周期减半

2022年4月，新思科技正式公布其工程变更命令（ECO）解决方案Tweaker™ ECO已被群联电子采纳。作为NAND控制芯片与存储解决方案领域的头部企业，群联电子借助这一技术，成功实现了从设计到签核的运算能力跃升，并大幅加速了下一代大规模设计的迭代周期。具体而言，群联电子将芯片设计流程中的ECO迭代次数削减了一半，整体ECO周转时间缩短至原来的三分之一。这意味着，在面对AI、数据中心、汽车电子、超级连接、超级计算、工业及消费电子等多类应用场景时，他们的设计团队既能保持灵活响应，又能稳健实现功耗、性能与面积（PPA）的优化目标。

随着芯片设计的尺寸与复杂性持续攀升，传统的ECO工具逐渐难以胜任——运算能力、机器存储及内存容量均需同步加码。过去常用的层次化设计等ECO策略与工具，往往无法将大型设计所需的存储器、存储空间及运行时间压至最低，反而拖累了整体设计生产力。而新思科技Tweaker ECO推出的全新Gigachip Hierarchical技术，精准突破了这一瓶颈：它能够大幅压缩周转时间，同时缩减数百个千兆字节的存储开销，并让设计收敛变得可预测，ECO迭代次数更少且准确性不受影响。该技术专为层次式收敛场景优化，可在单一机器上同时处理超过1亿个器件单元的设计，以及数百个多模式场景。相比传统ECO流程，其对硬件资源的需求显著降低。

群联电子处长张家源坦言：“先进节点的设计对PPA门槛极为严苛，时序错误与冗长的ECO收敛时间都是不可接受的。在部署了搭载Gigachip Hierarchical技术的新思科技Tweaker ECO之后，我们从设计到签核的生产力、效率及上市时间目标均实现了三倍以上的提升。加之与新思科技签核产品组合的深度整合，我们的设计团队不仅保障了一次流片成功，还大幅减少了设计迭代次数和所需的存储数量。这对我们的客户而言是一个里程碑，我们也期待继续与新思科技携手，为不断演进的半导体产业持续打造新一代设计。”

当前，大量投资持续涌入AI软件与定制化芯片开发，签核场景的数量随之攀升，先进工艺节点的物理复杂性也在不断加码。快速且准确的ECO收敛，已成为芯片实现过程中一个关键且持续增长的核心环节。Tweaker ECO凭借创新的Gigachip Hierarchical ECO技术，以更短的执行时间、更少的存储器占用以及可扩展的架构，专门应对市场上大规模芯片设计挑战。与传统ECO流程相比，它所需的硬件资源更少——这意味着群联电子可在单一机器上有效降低每次执行的成本，从而进一步压缩整体设计成本。

新思科技芯片实现事业部副总裁Sanjay Bali也表示：“设计正在向更小的制程节点迁移，物理场景数量激增，设计收敛的挑战因此显著加重。每次出现ECO都可能影响流片时间表，业界急需一个有效的解决方案来尽早识别、分析、处理并恢复芯片可靠性问题。Tweaker ECO的Gigachip Hierarchical技术移除了传统设计瓶颈，降低了运算成本，让客户能够顺利推出大规模芯片设计产品。”

作为新思科技签核产品组合的一部分，Tweaker已是业界领先的完整ECO解决方案——它具备灵活的流程控制，集成了GUI，并与业界标准的新思科技PrimeTime®（时序和信号完整性分析与签核）、StarRC™（寄生提取）、IC Compiler™ II及Fusion Compiler™深度集成。开发者可借助它走出一条更快的设计收敛路径，稳健满足先进制程节点对芯片设计的所有PPA要求。

产品上市时间

新思科技Tweaker ECO已正式上市发售。

你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：群联电子借助新思科技Tweaker ECO实现设计迭代周期减半要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题