全球首款0.7纳米芯片正式发布

2026年6月25日，半导体行业迎来了一座重要的里程碑——IBM正式发布了全球首款小于1纳米节点的芯片技术，制程节点达到0.7nm（即7埃米）。这并非一次普通的工艺迭代，而是真正将芯片尺寸推向了原子尺度。简单来说，在指甲盖大小的面积上，这枚芯片能够集成近1000亿个晶体管，其密度大约是IBM两年前推出的2nm芯片的两倍。

之所以能实现这种跨越式进展，关键在于IBM拿出了全新的晶体管架构——“纳米堆叠”（Nanostack）。它打破了传统的平面设计思路，采用三维方式重新组织晶体管。根据IBM公布的数据，相比自家的2nm节点芯片，新芯片性能最高可提升50%，或者能效最高可改善70%。对于生成式人工智能、云基础设施以及下一代电子设备而言，这意味着算力供给将彻底升级换代。

IBM研究院院长杰伊·甘贝塔说了句非常中肯的话：“这不仅是制造更小的晶体管，而是在重新发明芯片的构建方式。”从纳米时代迈入原子尺度，这句话确实毫不夸张。

纳米堆叠：芯片设计领域的行业突破

那么纳米堆叠到底是什么？它本质上是一种基于纳米片技术的三维化革命。IBM将两个完整的晶体管——一个NFET和一个PFET——在垂直方向上一层层堆叠起来。这两个晶体管先在各自独立的晶圆上分别制造，然后通过超薄介质键合技术（键合氧化物厚度控制在30纳米以下）粘合在一起。这种“顺序集成”的方法，与传统的单片式光刻蚀刻工艺截然不同，好处是让每个晶体管都能独立优化性能和功耗。

IBM已经在实验中验证了这套方案的可行性：借助CMOS集成中的超薄介质键合、双通道工程能力演示，以及具备预期开关性能的功能性CMOS反相器操作，证明了纳米堆叠不仅可以制造出来，还能支持真实计算。

更值得关注的是，IBM在VLSI 2026研讨会上展示的最新数据表明，纳米堆叠还能使SRAM（静态随机存取存储器）的尺寸缩减40%。要知道，从3nm升级到2nm时，SRAM的缩放几乎停滞不前。因此杰伊·甘贝塔才会表示，这是“十多年来行业最大的SRAM缩放进步”。对于需要高带宽数据处理的AI工作负载而言，这项技术无疑是雪中送炭。

借助纳米堆叠，逻辑技术首次被拉到了1nm节点以下，半导体行业正式进入埃米级缩放时代。尽管现在的“节点”更多的代表一代制造技术而非精确的物理尺寸，但IBM的0.7nm技术确凿地证明了：持续微缩这条道路依然可行，而且至少还能再走十年。

基于数十年半导体创新领导地位

IBM在半导体研发领域的领导地位并非一日之功。从20世纪60年代的早期半导体，到全球首款2nm节点芯片，这家公司始终走在前沿。此次突破的背后，是IBM及其合作伙伴在纽约州奥尔巴尼领先研究设施中持续投入的结果。该设施即将迎来一台高数值孔径极紫外（High NA EUV）光刻工具，由ASML开发，能够实现超精密电路打印。IBM还与Lam Research、东京电子（TEL）、SCREEN Semiconductor Solutions等伙伴共同开发了新的High NA EUV工艺和工具，并已经产出了可运行的器件。

另外，IBM近期还宣布计划成立Anderon——全球首家纯晶圆代工模式的量子代工厂。这家独立公司将利用IBM在量子计算和半导体领域的专业知识，帮助美国成为全球大部分量子晶圆的生产基地。

按照IBM的预期，纳米堆叠技术最早在未来5年内，就能在亚1nm节点实现首批应用并进入生产阶段。对于整个行业而言，这无疑是一剂强有力的助推剂。