先进AI低功耗设计新方法技术解析与实践

近年来，消费电子设备对小型化和低功耗的极致追求，让低功耗芯片设计成为了一个绕不开的核心议题。更不用说，人工智能（AI）正在大规模涌入可穿戴设备、物联网终端和各类嵌入式系统——这给芯片设计带来了前所未有的压力：既要架构更密集、工艺更创新，功耗还得压到最低。

要在这种约束下把AI芯片做出来，工程师离不开精准的功耗分析技术和工具。毕竟，最终产品得同时满足功能、可制造性、成本和可靠性这几个硬指标。

低功耗设计：从动态到静态，再到动态

所谓低功耗设计，目标很明确：把集成电路（IC）的整体动态功耗和静态功耗都降下来。这是下一代应用落地的关键。具体来说，动态功耗包括开关功耗和短路功耗，静态功耗则主要是漏电流。这三者的关系，可以用图1的功耗方程来概括。

图 1：电源组件和方程式（来源：Synopsys）

回溯到90nm到16nm工艺的时代，设计人员的精力几乎全放在了降低泄漏功耗上——当时泄漏功耗占比高达85%到95%，而动态功耗只有10%到15%。但到了14nm节点，局面突然反转：FinFET晶体管架构（多栅极器件，把栅极放在通道两侧、三侧甚至环绕整个通道）让泄漏功耗得到了很好的控制，动态功耗反而成了主要矛盾。

不过，这种平衡不会一直持续。随着电子制造向7nm、5nm甚至3nm推进，泄漏功耗的重要性很可能再次回升。工艺越微缩，漏电流越难忽视，这几乎是行业共识。

AI带来的新挑战：性能受限于功耗

AI在电子应用中的普及，带来了全新的功耗挑战。性能、功耗和面积（PPA）这三驾马车仍然是设计的金标准。但区别在于，AI芯片的引入让“在不牺牲功耗的前提下提升性能”变得格外困难。今天，性能实际上是被功耗卡着脖子的——你想给芯片的每个部分可靠供电，却不得不担心热量怎么散、热管理怎么做。

这里有个关键变量：矢量的质量。所谓矢量，就是SoC在实际系统中运行时产生的真实活动数据。它对动态功耗的分析和优化至关重要。新思科技（Synopsys）的低功耗架构师Godwin Maben直接点出了痛点：“最大的问题在于估算工作负载，尤其是当SoC部署到真实系统里现场运行的时候。我们需要搞清楚测量和优化动态功耗到底需要什么样的工作量。AI没有预定义的基准，必须主动识别这些工作负载，确保尽早捕获并验证电源状态。”

低功耗设计绝不是一个单一步骤，它应该贯穿芯片设计的全过程——从软件开发、硬件设计到制造，目的只有一个：把整体动态和静态功耗降下来。

如图2所示，整个设计和验证方法可以分为五个主要阶段：

• 静态功耗验证与探索
• 动态功率验证和分析
• 软件驱动的电源分析
• 电源实现
• 签核（Sign-off）

图 2：设计和验证阶段（来源：Synopsys）

仿真的角色：还原真实工作负载

要给SoC的功耗算一笔靠谱的账，设计人员必须搭建一个能够尽可能忠实再现真实工作条件的测试平台。能满足这个要求的最佳系统，就是仿真。

AI芯片的功耗分析，需要的工具得有处理几百GB数据的能力——这些数据往往涵盖数万亿甚至数十亿个时钟周期。仿真系统内的功率分析之所以能解决这个问题，在于它只聚焦于对功率分析有意义的窗口，而不是一股脑全都处理。

“AI芯片带来了两个新概念，”Maben解释道。“第一个是验证调试本身就很棘手，太费时间。第二个是想在芯片上电时就把应用软件准备好，该怎么办。这时候，仿真和原型设计的概念就派上用场了。”

新思科技的ZeBu服务器凭借独特的快速仿真架构、最先进的商用FPGA和基于FPGA的仿真软件，成了业界最快的仿真系统——性能是传统仿真方案的2倍。ZeBu软件也提供了不少实用工具：快速编译器、高级调试（原生集成Verdi）、仿真加速、混合仿真，以及功耗分析。

当应用程序在仿真器上运行时，它会被转化成SoC的向量。这些向量可用于运行仿真，验证仿真器中芯片的功能。仿真是获取真实工作负载的理想途径，因为它生成的向量天然适合功耗分析。如图3所示，PrimePower RTL可以利用ZeBu EmPower生成的向量，给设计人员提供宝贵信息。

图 3：概要软件驱动的 SoC 活动（来源：Synopsys）

毛刺：AI芯片不可忽视的功耗黑洞

AI芯片充斥着大量数学运算——主要是乘法和矩阵运算，这些都由专用且高度优化的组合逻辑来执行。Maben指出：“当进入这些计算密集型应用时，设计人员开始担心一个新概念：低几何结构下的毛刺功耗。毛刺功耗已经占到总功耗的25%以上，这意味着大量功率被白白浪费。”

毛刺的数量和SoC执行的操作数量成正比，因此在AI翻跟斗里，毛刺成了必须解决的问题。毛刺分两种：惯性毛刺和传输毛刺。惯性毛刺可以通过架构手段处理，而传输毛刺源于信号通过逻辑单元的延迟，导致逻辑门输入端的到达时间不一致。毛刺这个话题之所以越来越“烫手”，是因为它既难优化，又难度量。

Synopsys提供了一整套端到端的RTL到门级毛刺功耗分析与优化方案。在RTL阶段，PrimePower RTL（见图4）能够计算并报告每个层级结构的毛刺情况，甚至可以定位到产生最高毛刺数的RTL源代码行。PrimePower方案还支持基于RTL仿真的延迟/毛刺感知向量生成，并能通过零延迟门级仿真或时序感知仿真，给出堪比SPICE精度的毛刺功耗数据。

“毛刺正在成为主导因素，尤其是在AI芯片和更先进的工艺节点中，”Maben强调。“好在有像PrimePower RTL这样的工具，它可以告诉设计人员哪些模块更容易出现毛刺，并给出排序。架构师可以根据这些信息修改架构，减少毛刺的发生。”

图 4：PrimePower RTL 毛刺功率分析（来源：Synopsys）

你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：先进AI低功耗设计新方法技术解析与实践要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题