Chiplet技术发展现状与当前阶段深度解析

ChatGPT 对算力要求很大，以 GPT3.5 为例，训练 NLP 大模型一次需要 3640p 的算力。如果使用英伟达 A100 显卡，需要 上万块 才能完成一次训练。

受益最大的正是提供算力的 AI 芯片厂。高算力需求会促使整个产业链都去做高性能芯片。从设计公司角度看，谁能抢占这个市场，都是一个巨大的机遇。

2.5D 封装就是为了解决大算力性能与带宽匹配的问题。以后要进一步提高算力，就会走 Chiplet 路线：把多个晶粒放在一起，通过高速互联接口连接起来，算力可以翻倍。例如，苹果把两个 CPU 拼在一起，同理也可以通过 Chiplet 把两个 AI 处理器拼在一起。

先进制程和先进封装能够延续摩尔定律的思路。目前受限于大算力芯片的功率问题，主要采用 2.5D 封装，没有直接用 3D 叠上去。未来如果散热问题解决，算力还能进一步提升。

整个行业目前还没有完全突破散热技术。AI 芯片功耗大，尤其大算力芯片，非常需要高效散热。采用 2.5D 封装时，芯片放在平面，散热相对好一些。但如果采用叠放（3D 堆叠），热量很难散发出去。未来可能通过把距离拉宽，或者打孔（如硅通孔 TSV）来实现散热，但目前还没有完全突破。

这项技术起步较早，最初是 AMD 在使用，但当初封装技术不太成熟，未能给 AMD 带来大的收益，产业链也不十分认可。直到 2021、2022 年，Chiplet 才真正火起来。当时中国被限制先进制程，因此积极推动先进封装技术，Chiplet 成为重要突破口。

Chiplet 概念很简单，叫“小芯片”，与 SOC（系统级芯片）是对立的概念。传统的手机处理器 SOC 把所有东西（CPU、GPU、图形处理器、解码器等）都集成在一个芯片上，通过台积电等先进工艺一次性制造出来。

Chiplet 则是相反的概念：把复杂的 SOC 分开设计，按不同功能拆解。例如，把手机 SOC 拆成 CPU、GPU 等模块，每个模块按其最适合的工艺制程生产。一片 Wafer 上可以有一个 CPU、一个内存，做好之后按不同工艺制成晶圆。然后把这些模块切下来，封装在一起。零部件搭好，切出不同的模块，不需要全流程都是 5 纳米、7 纳米，成本相对便宜。通过高速互联接口，性能也没有明显下降。这就是 Chiplet 替代 SOC 的概念。

当然不是，所有芯片都可以用。在 AI 芯片里也能做：AI 芯片中有 AI 处理器、内存、CPU 以及高速内存接口，都可以拆解成不同模块，按不同工艺制造，最后通过封装封在一起。从设计阶段就要按这种架构来建立。此外，Chiplet 还有一个优势：有的模块可以直接采购，比如从其他厂商购买现成的晶粒。

现在的 Chiplet 模式是：厂商只做一个模块，直接卖晶圆给客户（如海思），卖实物。但问题在于没有统一的标准，各家都有自己的接口。好在去年（2022年）年底成立了 UCIE 联盟，希望未来按统一标准来做，实现不同厂商晶粒的互联互通。

传统的 EDA 软件不必考虑不同工艺制程的混合设计，但 Chiplet 对设计和验证工具提出了新的要求：需要堆叠和互联接口，不同架构有不同的接口，原来放在一起做，现在拆开做。

全球前三大 EDA 厂商（Synopsys、Cadence、Siemens EDA）在去年年底已经推出了第一款支持 Chiplet 的 EDA 工具，目前正在迭代中。而国产的 EDA 厂商，如 华大九天、概伦电子，在模拟芯片领域比较成熟，但在高端制程上仍是空白。对于国产厂商来说，Chiplet 也带来了机遇。

值得注意的是，开发 Chiplet 的 EDA 软件比直接开发 SOC 的 EDA 软件难度要小。因为以前所有东西都要在一个软件里设计，现在可以只设计部分模块。美国的限制也给国产软件提供了机会——需求端爆发，国内有些厂家已经在布局 Chiplet 设计工具。

你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：Chiplet技术发展现状与当前阶段深度解析要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题