目前谁在激烈抢夺CoWoS先进封装技术产能市场

过去十年，半导体行业的主旋律无疑是摩尔定律；但到了今天，你走到任何一个技术论坛，听到最响亮的词，十有八九是先进封装。

大模型的参数规模从百亿级狂飙到万亿级，单纯靠把芯片做小、做精来提升算力的老路，已经快撞到物理极限了。一颗AI芯片，既得塞进海量的计算单元，又得配上高带宽的内存，传统的2D封装根本扛不住。于是，一个黄金组合应运而生：HBM加上CoWoS。这几乎成了所有高端AI芯片厂商的标配。

从英伟达的Blackwell架构GPU，到AMD的MI系列翻跟斗，再到云厂商们自研的训练芯片——谁手里攥着足够的CoWoS产能，谁才能在AI算力这场硬仗里站稳脚跟。

一场围绕台积电CoWoS封装产能的“卡位战”，已经在全球芯片巨头之间悄然打响，而且是真刀真枪。

为什么非CoWoS不可？

CoWoS，全称Chip-on-Wafer-on-Substrate，是台积电搞出来的一种2.5D先进封装技术。说得通俗点，它不再像过去那样，把芯片和内存直接焊在基板上当“邻居”，而是通过高密度的TSV（硅通孔）和微凸点，把GPU或其他计算芯片跟HBM内存一起，并排放到一块叫做“中介层”（Interposer）的硅片上。然后，再通过中介层内部密密麻麻的微细线路，实现芯片之间的高速互联，最后再把整个组件封装到基板上。

图源：大道至简不简单

这看起来有点多此一举？其实不然。传统PCB电路板的线太粗，信号传不远也传不快。一颗GPU往往得同时跟好几颗HBM打交道，带宽需求动辄每秒几TB，只有硅中介层上那种超细的线路才能扛得住这么大的数据传输量。

台积电从2011年推出CoWoS，经过多轮迭代，现在已经发展出三个版本：CoWoS-S（整片硅中介层）、CoWoS-R（用RDL做中介层）和CoWoS-L（局部硅桥加有机基板）。其中，CoWoS-L是当前的主流方案。它用“局部硅桥”替代了超大块的硅中介层，既降低了翘曲的风险和成本，又能支持更大的封装面积和更多的HBM堆叠。

这套架构的好处显而易见：

带宽暴增：HBM和GPU通过硅中介层直接相连，带宽能到传统DDR的几十倍，彻底解决了AI训练中的“内存墙”问题；
功耗降低：信号跑的路程短了，数据搬运的功耗自然就降下来了；
集成度更高：多颗Chiplet小芯片和多颗HBM能在同一个封装里协同工作，突破了单颗芯片的面积限制。

可以说，没有CoWoS，今天那些动辄几千亿参数的大模型训练芯片，可能根本造不出来。

谁在抢CoWoS？

根据摩根士丹利对供应链的调研预测，2026年全球主要客户对CoWoS晶圆的总需求大约是138.4万片，到了2027年，这个数字会飙到268.2万片，两年差不多翻了一倍。这场产能争夺战里，玩家早就从单一的GPU厂商，扩展到了整个AI算力产业链。

按关键客户划分的全球CoWoS产能需求预测

英伟达：仍是主角，但份额正在稀释

英伟达（NVIDIA）依然是绝对的C位。2026年，它对CoWoS的产能需求是78万片，2027年跃升至120万片，稳居第一。从Hopper到Blackwell，再到最新的Rubin架构，每一代GPU都深度绑定了台积电的CoWoS-L工艺。

另外，CoWoS-R主要用于英伟达的Vera CPU，预计出货量达到575万颗，强劲的预订量意味着Vera CPU的出货量会近乎翻倍，对CoWoS-R的产能需求也超过了10万片。而CoWoS-S则用在Quantum和Spectrum交换机芯片上。

整体算下来，英伟达一家就拿走了台积电超过一半的CoWoS产能。但值得注意的是，它在整体需求中的占比，会从2026年的约56%下降到2027年的约45%——绝对值还在涨，份额却正在被稀释。这意味着，CoWoS市场正从英伟达“一家独大”，慢慢走向多方并立的格局。

AMD：2027年最大黑马，增量直追英伟达

如果英伟达是存量王者，那AMD就是那个最凶猛的追赶者。它在2026年对CoWoS的产能需求只有13万片，但到了2027年，暴增到53万片。40万片的增量，几乎跟英伟达的44.2万片持平。主要驱动力来自AMD的MI系列AI服务器芯片放量，以及3D V-Cache和Chiplet架构的大规模采用。这让AMD对CoWoS的需求在一年内增长了307%，翻了不止三倍。

据悉，AMD在2027年的重点产品是MI455，年底会少量生产MI500（Arcadia）。在Venice CPU领域，AMD主要依靠ASE/SPIL、Amkor这些非台积电的CoWoS工艺，产能从5万片激增到27万片，预计对应675万颗CPU的产量，主要受Agentic AI需求的驱动。

有趣的是，被AMD收购的Xilinx，其10k片的需求却纹丝不动。这大概说明，增长全都来自AMD自有产品线的爆发，而FPGA产品线对CoWoS的需求可能已经饱和，或者技术路线转向了其他封装方式。

Broadcom：网络芯片稳健增长

博通在2026年的产能需求是30万片，是CoWoS的第二大需求方。2027年预计会增长到48.4万片，同比增长61%，但会被AMD反超，掉到第三。和前面两家不同，博通的主力不是GPU，而是高端网络交换芯片。AI集群对800G、1.6T交换机的需求激增，推动博通的Tomahawk系列芯片全面转向CoWoS。此外，博通也在帮忙设计和代工谷歌的TPU v7（Ironwood）和v8i（SunFish），这都要占用CoWoS的产能。

联发科：异军突起

联发科的需求从4万片飙到了18万片，增长了350%。这大概是这份榜单上最让人意外的看点了。这家传统的手机芯片巨头，正大举进军AI翻跟斗市场，其云端和边缘的ASIC芯片开始大规模采用CoWoS，增速在所有头部客户里排第一。有供应商透露，联发科的ASIC业务主要来自谷歌TPU v8t（ZebraFish），预计对应360万颗出货量。

AWS：云厂商自研芯片稳步上量

AWS的两条自研芯片产品线（Annapurna和Alchip），合计需求从8.8万片增加到12.6万片。这反映了Trainium训练芯片和Inferentia推理芯片的持续迭代，也代表着云厂商摆脱对单一GPU供应商依赖的决心。不过，相比头部玩家，增速算比较温和的。

Marvell与GUC：定制ASIC暗流涌动

Marvell从1.7万片增长到6.4万片，GUC从1.4万片增至6万片，分别增长276%和329%。这两家的激增折射出一个趋势：定制化AI ASIC市场正在爆发。Marvell的DPU和AI网络芯片，以及创意电子（GUC）的ASIC设计服务业务，都在大量消耗CoWoS产能。越来越多的互联网公司选择自研AI芯片，而它们都需要通过设计服务厂来对接台积电的封装产能。

Cisco：传统赛道增长停滞

思科的体量和增幅都较小，需求只从0.5万片增加到0.6万片。这反映出传统网络设备和低端FPGA对高端CoWoS的拉动作用有限，这部分市场正被AI需求逐渐挤压。

整体来看，CoWoS的需求结构正在发生深刻变化：AI GPU阵营是基本盘，英伟达、AMD、博通占了绝大部分产能；ASIC与网络芯片是新增量，联发科、Marvell、GUC受益于AI交换机和高性能互连芯片的需求，产能翻倍增长；云厂商自研芯片是长期变量，当前体量不大，但代表了算力供应链的去中心化方向；而传统的FPGA和网络设备，需求已基本停滞。

从行业总量上看，全球头部客户对CoWoS的产能需求，从2026年的约138.4万片，增至2027年的约268.2万片，整体增长约94%。两年近乎翻倍，印证了摩根士丹利对先进封装赛道高增长的判断。当所有玩家都往同一条赛道上挤，产能紧缺的问题自然就浮出水面了。

产能瓶颈：台积电跑得够快，但还不够

早已意识到CoWoS战略价值的台积电，已经在拼命扩产了。数据显示，2024年CoWoS月产能只有约1万片，到了2025年已经逼近7万片。随着台积电和其合作伙伴积极扩充，到2026年，月产能有望达到创纪录的12万到14万片，2027年进一步增加到17万片/月（部分规划甚至显示，2027年底产能会达到20万片/月）。扩产主要集中在台南和嘉义，规模远超以往。

台积电在扩产CoWoS的同时，也在积极推进行业领先的CoPoS（Chip on Panel on Substrate）面板级封装技术，试点生产线预计2026年6月完成调试，最早2028-2029年实现大规模量产，来应对超大尺寸芯片的封装需求。

台积电之外，其他阵营也没闲着。预计到2027年底，非台积电阵营（ASE/SPIL、Amkor等）的CoWoS产能将扩张到每月8万片。其中ASE/SPIL从2026年底的30kwpm增至50kwpm，Amkor从20kwpm增至30kwpm，都侧重于CoWoS-L和CoWoS-R。可以看出，行业供应结构正在从台积电单点主导，转向晶圆代工和封测厂并行扩产。UBS预计，CoWoS行业月产能将从2026年底的16万片，增加到2027年底的25万片，一年增幅约56%。这轮扩产背后，是Rubin、AMD Venice、Google TPU和Amazon Trainium同时增加了封装需求。

与此同时，未来5年内，台积电CoWoS会持续朝着每年放大尺寸的方向发展，以便整合更多的逻辑和HBM。2026年已经生产了全球最大的5.5倍光罩尺寸的CoWoS，良率超过98%。后续能整合20个HBM的14倍光罩尺寸版本，将在2028年量产；而能整合24个HBM、大于14倍光罩尺寸的版本，则计划在2029年就绪。

供应链透露，不仅CoWoS需求强劲，台积电的SoIC和CoPoS进度也很快，让设备供应链的订单期望能见度直接看到了2030年。比如台积电的SoIC产能也在持续扩产，早先预估2027年月产能约从1万片提升到2万片，最新消息则传出上调到了5万片，英伟达包下了大量产能。

然而，新增的产能很快就要面对更大的订单池。据UBS测算，CoWoS产能总需求将从2026年的130.7万片增加到2027年的247.5万片，一年增长约89%，明显快于同期行业月产能的增幅。

图源：UBS

供应链透露，眼下的CoWoS供需缺口大约有20%，预计要到2026年底才能收窄到10%左右。还有机构测算，2027年的产能缺口可能会扩大到约70万片，超过30%。有供应链厂商指出，就算CoWoS月产能上调到20万片以上，恐怕也难以满足所有客户的订单需求。再加上扩产、垄断和美国本土制造等风险，很多客户已经从过去几乎独供的台积电，开始把日月光、矽品科技、Amkor列为外溢订单的对象，建立先进封装的第二供应路径。

另一方面，扩产速度跟不上需求，还有其他原因：一是工艺门槛高，CoWoS涉及大尺寸硅中介层、TSV通孔、微凸点键合等多项精密工艺，良率爬坡需要时间；二是设备供应链很长，先进封装所需的键合机、检测设备，交期长达一年以上，不是有钱就能立刻扩产的；三是CoWoS和HBM大多是绑定关系，SK海力士、三星的HBM产能要是跟不上，CoWoS产能再大也出不了货。

这就导致了一个尴尬的局面：台积电CoWoS产能在2024到2026年持续满产，订单能见度已经排到了2027年。在这种情况下，各大芯片厂商为了锁定产能，不得不提前一年以上就跟台积电谈判，甚至出现了“抢产能”优先级的行业潜规则。

还有一点值得关注，CoWoS封装需求上升的同时，前端先进制程也在变紧。UBS指出，云端AI产品占台积电N3需求的比例，将从2026年的35%升至2027年的72%。Rubin、Vera CPU、Google TPU和Trainium，都需要先拿到N3晶圆，然后才能进入CoWoS环节。在这个过程中，客户结构也在快速变化。英伟达在台积电N3产能中的占比，预计从2026年的10%升至2027年的30%，Broadcom从10%升到16%；而同期Apple的占比则从38%降到14%。消费电子虽然还有需求，但云端AI正在明显提高对先进制程和后端封装的双重占用。因此，CoWoS的供给能不能跟上，取决于这些环节能不能按同一个节奏爬坡。

2027年底25万片的行业月产能目标，需要先进制程晶圆供给、OSAT全流程良率、键合与量测设备交付同步兑现，也得等Rubin、Venice和TPU按计划放量。需求来自更多客户后，CoWoS虽然摆脱了对单一GPU周期的依赖，却增加了产品组合和排期的复杂度。近期业界有消息传出，台积电至今仍未确定设备商的订单分配，供应商如坐针毡，担心形成降价抢单的氛围。同时，设备从下单到生产出货，至少需要7到9个月，业内担心可能难以按期交付设备。

此外，比产能更棘手的，是技术和成本瓶颈。CoWoS依赖的硅中介层，面临成本高、尺寸受限、易翘曲三大难题。一块12英寸的硅中介层，单片成本就超过100美元，占到整个封装成本的一半以上。尤其随着AI芯片越做越大——NVIDIA B200的封装面积已经达到了单片硅中介层承载极限的3到4倍——硅中介层的尺寸瓶颈已经很难回避。下一代Rubin GPU尺寸更大，目前只能靠“局部硅桥+有机基板”来应急。

英特尔、三星“磨刀霍霍”

CoWoS产能吃紧，也给竞争对手创造了机会。CoWoS并不是2.5D封装的唯一答案，尤其是在先进制程领域鏖战多年的英特尔和三星，面对这块巨大的市场蛋糕和产能缺口，早已磨刀霍霍。

英特尔的EMIB与Foveros

英特尔有自己的2.5D/3D封装技术矩阵。其中，EMIB（嵌入式多芯片互连桥接）技术正积极抢占市场。和CoWoS不同，EMIB通过局部嵌入式硅桥替代全尺寸中介层，实现芯粒间的局部高速互联。这样做的好处是良率更高，成本大幅降低。

图源：岐人复盘

对比CoWoS，EMIB的硅用量只有它的1/3到1/5，单颗成本低30%-50%。EMIB-M已经能支撑6倍光罩尺寸，预计2026到2027年能达到8到12倍。热膨胀失配风险低，翘曲问题少，良率已经突破90%。EMIB工艺本身也在不断演进：

EMIB（一代）：基础硅桥，面向CPU+GPU/HBM的常规异构集成。
EMIB-M（Matrix）：多桥阵列，当前6倍光罩，2026-2027年目标8-12倍，瞄准超大规模的多芯粒AI芯片。
EMIB-T（Through-Silicon-Via）：在硅桥中引入TSV，实现垂直供电，电源和信号直接从封装底部直达芯片，抑制噪声串扰，非常适合AI翻跟斗和数据中心芯片对带宽和功耗的严苛要求，后段良率已爬升到90%以上。
EMIB+玻璃基板：2026年初首发，78×77mm的巨型封装，是标准光罩的两倍大小，采用“10-2-10”堆叠，定位HPC与AI服务器。

图源：岐人复盘

在市场进展方面，2026年，英特尔的EMIB-T封装已经拿下了谷歌下一代TPU的订单；英伟达的下一代GPU Feynman也计划导入EMIB；Meta也计划在2028年的CPU中采用；SK海力士正与英特尔合作测试EMIB，以降低对CoWoS的依赖。

最近，英特尔宣布任命李锡熙为Intel Foundry执行副总裁，负责先进封装、系统集成、后端技术开发和制造，直接向CEO陈立武汇报。这一任命的核心意义在于，英特尔正把先进封装提升为Foundry业务的重要增长点。AI翻跟斗通常需要把逻辑芯片、HBM、I/O芯片和其他Chiplet集成到一起，封装平台的能力直接决定了客户愿不愿意采用Intel Foundry。英特尔将后端封装独立出来，有助于在18A、14A和后续制程之外，提供更完整的系统级制造方案。

对全球格局来说，英特尔不仅希望在前道制程上追赶台积电，也在试图通过EMIB、Foveros、EMIB-T和混合键合等后端技术，吸引AI ASIC、HPC和云服务客户。先进封装可能成为英特尔重新进入高端客户供应链的切入口。有业内人士表示，EMIB正从CoWoS的替代选项，跃迁为AI大芯片时代的封装第二极，其“硅桥+玻璃基板”的双线演进，正在制约CoWoS的溢价空间。

Foveros则是英特尔真正的3D堆叠技术，可以实现逻辑芯片叠逻辑芯片。随着英特尔IDM 2.0战略的推进，其封装业务也开始对外接单，直接对标台积电的CoWoS和SoIC。

三星的I-Cube

三星的竞争优势在于，它能提供从HBM制造、逻辑制程代工到先进封装的完整“交钥匙”方案。三星的SAINT（Samsung Advanced Interconnect Technology）家族涵盖了I-Cube（2.5D）和X-Cube（3D）技术。背靠自身HBM内存的产能优势，三星正全力争取AI芯片客户的封装订单，试图打造“内存+封装”的一体化竞争力。

图源：冷酷的岩石

I-Cube利用硅中介层来集成逻辑芯片与HBM，目前已能支持多达8个HBM堆栈。针对下一代HBM4，三星正积极推进混合键合技术，以替代传统的微凸点堆叠，目的是提升散热能力并减小封装高度。三星计划到2026年，将其HBM月产能大幅提升到25万片，以期在高性能AI翻跟斗市场夺回主导权。

不过，有行业人士表示：“采用三星2.5D封装平台的客户，要么出货量很小，要么只是几个月的短期项目。在先进封装决定芯片性能的时代，三星亟需加强这一方面的竞争力。”对此，三星正将2.5D封装的技术路线，从传统的晶圆级封装（WLP）转向面板级封装（PLP）。PLP使用方形的大尺寸面板，面积利用率高，生产效率优于圆形晶圆。随着AI芯片尺寸不断增大，PLP的适用性会进一步提升。三星正在推进将Cube技术从WLP改为PLP，并着手开发面向超大芯片的“系统级面板（SoP）”，目前开发尺寸为415mm×510mm。

行业玩家的多元路线

此外，ASE（日月光）、Amkor（安靠）等封测巨头也在发展类似的2.5D封装方案，虽然在最尖端的性能上和CoWoS尚有差距，但在成本和产能灵活性上有优势，正在蚕食中高端市场。例如，日月光推出的VIPack™平台，旨在支持从扇出型芯片封装（FOCoS）到共封装光学（CPO）的全方位异质集成需求。为了应对AI爆发带来的产能短缺，日月光计划在2025年投入超过60亿美元的资本支出，重点在高雄和中科厂区扩充类CoWoS产能。日月光还展示了先进的硅光子技术，通过将光学引擎直接集成在封装基板上，大幅提升了AI数据中心内部的数据传输效率。

安靠作为全球第二大OSAT，其战略重心在于与先进制程代工厂紧密绑定。安靠与台积电签署了谅解备忘录，将在其亚利桑那州的新厂为台积电提供封装和测试支持，从而缩短晶圆跨太平洋运输的周转时间。安靠在高性能计算领域的研发重点，包括RDL中介层技术和桥接技术（如Connect-S），目前已有多家计算和网络客户进入资格认证阶段，预计2026年实现大规模量产。此外，安靠在高密度扇出（HDFO）领域有显著优势，能为下一代智能手机和车载ADAS系统提供轻薄且高效的互连方案。

这些技术路线并非完全竞争和互斥，而是各有侧重。高端AI GPU更看重带宽、良率和成熟度；定制AI ASIC可能更关注成本、供货弹性和多供应商策略；消费电子和边缘AI产品则更注重尺寸、成本和批量制造能力。可以预见，未来的先进封装市场不会是台积电一家独大，而将呈现多技术路线、多供应商并存的格局。

中国先进封装如何破局

当先进封装被攥在少数几家厂商手中时，国内半导体产业自然也无法置身事外。CoWoS的产能紧缺与技术壁垒，恰恰折射出中国在先进封装领域加速突破的紧迫性。好消息是，国内正在全力追赶，而且在先进封装赛道并非从零起步。

长电科技、通富微电、华天科技这些封测巨头，都已经布局了2.5D/3D封装、Chiplet等技术路线，部分产品已经进入量产阶段。例如，长电科技在2026年6月宣布投资78亿元，在上海临港建设高端先进封装工厂，聚焦2.5D/3D堆叠、HBM3e、Chiplet和CPO四大方向。此外，盛合晶微、甬矽电子、晶方科技等本土企业，也在通过各具特色的先进封装能力，提升本土供应链的价值。大基金三期已经将先进封装列为重点支持方向。

和台积电的CoWoS相比，中国厂商在最高端的AI GPU封装中，可能还面临着HBM协同、良率控制和客户生态方面的差距，但在国产AI芯片和特色应用上，它们具有更强的本地客户贴近度。更重要的是，Chiplet架构的普及为国内产业提供了一个“换道超车”的窗口。当芯片不再追求单颗极致大，而是通过多颗小芯片拼接来实现高性能时，封装的价值占比将持续提升——而这恰恰是国内封测产业积累深厚的领域。

写在最后

CoWoS的争夺战，远未结束。台积电在扩产，英特尔、三星、日月光在追赶，国内在奋力突围。谁能在这场先进封装的竞赛中笑到最后，将深刻影响未来十年的AI芯片格局。对于国内产业来说，这既是挑战，也是不容错过的历史机遇。