科学家研发出芯片堆叠新型工艺技术

近年来，AI技术飞速发展，从ChatGPT到图像生成、自动驾驶，这些应用的共同点是什么？两个字：算力。或者更准确地说，是海量数据的处理能力。而这一切的背后，存储芯片正在成为新的瓶颈。

好在，韩国科学家带来了一项突破性进展。韩国工业技术研究所和浦项科技大学的团队，成功开发出一种新工艺，能稳定堆叠10余片超薄半导体芯片，将集成密度提升到传统高带宽存储器（HBM）的4倍左右。相关成果已发表在《工程成果》杂志上。

先说几个关键点。传统的芯片发展思路，是不断地在平面上“铺开”，就像城市扩张时不断盖平房。但问题在于，物理空间有限，信号传输距离也越来越长，效率上不去。于是，科学家们开始转向“立体化”思路——让芯片垂直堆叠起来。这就好比在城市用地紧张时，用摩天大楼取代独栋房屋。HBM正是这种思路的代表产物。

然而，理想很丰满，现实很骨感。当芯片厚度被压缩到几十微米（比头发丝还细）时，多层堆叠就变得极其困难。弯曲、翘曲甚至断裂，几乎是家常便饭。而且，堆叠层数越多，难度呈指数级上升。这就像搭积木，越往上越不稳当。

那么，团队是如何突破这一局限的？诀窍在于，将“转移印刷”和“原位黏合”这两项技术，巧妙地融合在同一个工艺平台上。简而言之，转移印刷负责将芯片精准地“抓取”并放置到目标位置；而原位黏合，则让芯片在转移过程中同步完成键合。这样一来，芯片的转移、放置和电气互联一气呵成，省去了中间环节，精度和稳定性都大幅提升。

为了验证这一工艺，团队制备了厚度约14微米的超薄硅芯片，每片都集成了垂直电信号路径和横向再分配布线。这种结构，天生就是为了多层集成而设计的。在低温（低于180℃）和低压（低于2万帕斯卡）的温和条件下，他们成功堆叠了10余片芯片。结果令人振奋：即便多次堆叠之后，层间对准误差依然极小，结构翘曲也被显著抑制。最终，在同样的垂直高度内，其集成的芯片层数，达到了传统12层HBM结构的4倍。换句话说，同样的空间，能塞进数倍于以往的芯片。

这项技术一旦商业化，带来的影响将是深远的。它意味着，在给定空间内，芯片的集成度将大幅提升，从而直接增强AI半导体的性能。对于未来的高性能AI芯片和下一代存储系统而言，这无疑是一项关键技术。更有意思的是，这项技术并不局限于存储芯片，还可以拓展到基于小芯片的异构集成，甚至下一代微型LED显示器。可以说，应用前景相当广阔。