存算一体芯片面临的主要挑战与困难有哪些

导读

先来看几个核心判断：RISC-V的成功，本质上是一次开源思维在硬件生态上的胜利。继X86和ARM之后，它作为CPU领域的开源指令集，确实极大地推动了新型生态的形成。这让我们不由得思考——如果存算一体芯片也能拥有类似RISC-V这样的开放指令集呢？尤其是在国内，开放的指令集意味着一条自主可控的技术路径，对于减少对外部技术和专利的依赖具有特殊意义。而现在，这个方向正在出现重要的进展。

01. 存算一体芯片目前发展面临的挑战

存算一体芯片采用了一种与传统冯·诺依曼架构截然不同的方式，专门用来解决AI算法处理时的访存瓶颈。这话听起来有点学术，但通俗点说，就是通过交叉阵列在存储器内部直接完成矩阵向量乘运算，几乎不再需要频繁搬运数据。这种模式天然具备高并行度，理论上可以让深度神经网络推理的性能和能效提升成百上千倍。

学术界这些年在这方面进行了大量尝试。中科院微电子所、清华大学、斯坦福大学等都已经做出了存算一体芯片原型。国内也出现了像知存科技、后摩智能、亿铸科技、苹芯科技这样的初创公司，基于SRAM、闪存、RRAM等不同存储器技术的芯片也开始陆续亮相。看起来很热闹，对吧？但问题是，存算一体芯片目前还处在早期阶段，面临着很多现实瓶颈，其中最突出的就是：生态与编程框架的不完善。

具体来说，各家厂商都按照自己的一套逻辑来定义编程接口，彼此之间完全不通用。导致的后果就是，上层软件很难跨平台运行，整个生态系统变得非常分散。除此之外，就算你的硬件设计足够高效，如何把神经网络的计算任务合理映射并调度到存算一体架构上，也是个极其关键的环节。也就是说，行业目前缺少一套统一、自动化的部署方法和工具链。

02. 存算一体芯片有了开源指令集和编译器

一条值得特别关注的消息来自今年的集成电路EDA领域顶级会议IEEE/ACM DAC（Design Automation Conference）上。中国科学院计算技术研究所智能计算机中心的陈晓明和韩银和研究员团队，公布了一套很有分量的研究成果：他们开发了一个名叫PIMCOMP-NN的存算一体通用编译器，以及配套的PIMSIM-NN通用模拟器。这两个工具都基于他们之前开源的一套存算一体指令集，构成了一个完整的开源工具链。可以说，这套方案为存算一体芯片建立统一生态迈出了关键一步。

这套工具链是怎么运作的？我们来拆解一下。它的整体框架如下图所示，核心包含两大块：

编译器PIMCOMP-NN：它的输入是ONNX格式的神经网络描述加上一组存算一体架构配置参数，经过编译优化之后，会生成指令序列。

模拟器PIMSIM-NN：接收编译器生成的指令序列和同样的架构配置参数，通过行为级模拟，输出神经网络在存算一体架构上运行时的性能、能耗和功耗数据。

值得注意的是，这套工具链基于统一的软硬件抽象模型开发，不针对某款具体的芯片或某类特定的存储器件。换句话说，它向上可以对接多种神经网络算法，向下又能屏蔽不同芯片的硬件细节——这恰好是解决碎片化问题的核心理念。

图1 面向神经网络的存算一体工具链

这套工具链的根基，实际上是一套专门为神经网络设计的存算一体指令集。指令集作为软硬件之间的接口，其重要性怎么强调都不过分。为了让这套指令集能兼容各式各样的存算一体芯片，课题组首先抽象出了存算架构支持的基本算子。这些指令被分成了四类：矩阵指令（比如矩阵向量乘）、向量指令（比如向量加）、标量指令（主要是传统寄存器操作）以及传输指令（也就是各级存储之间的数据传输）。每个指令对应硬件上的一个抽象操作，而在具体芯片上执行时，可以通过转化程序方便地翻译成实际的硬件指令。

接下来看编译器PIMCOMP-NN。这是一个面向存算阵列架构的通用编译框架，它的核心逻辑同样基于统一的硬件与算子抽象。为了实现算法的通用性，PIMCOMP-NN采用ONNX格式作为输入，可以同时兼容多种神经网络模型。为了兼容不同硬件，编译器建立在如图2所示的抽象存算架构之上。这个架构由多个核心构成，每个核心里包含存算一体矩阵单元（负责完成矩阵-向量乘法）和向量计算单元（负责向量计算）。课题组定义了一组统一的参数来描述该抽象架构，使得它可以适配现有研究中广泛采用的多级Crossbar/PE/Tile/Chip结构，甚至包括那些发表在ISCA、ASPLOS、ISSCC等顶会上的多种存算一体翻跟斗。

图2 抽象存算一体架构

PIMCOMP-NN的亮点在于，它能够实现从神经网络描述到指令流的全自动生成，并在编译过程中优化任务的映射和调度。它的框架如图3所示。编译器前端会读取用户提供的架构参数（比如阵列尺寸、核心数目、芯片数目），同时加载ONNX格式的神经网络模型，经过预处理之后获取网络拓扑和参数信息。编译器后端则包含四个通用编译优化阶段：节点划分、权重复制、核心映射和数据流调度。节点划分用于将权重数据按照阵列尺寸灵活拆分，权重复制负责充分利用存算阵列的资源，核心映射用于高效分配计算任务，而数据流调度则最终产生能够运行完整神经网络的指令流。值得一提的是，为了适应不同的应用场景，论文还设计了两种编译模式，分别侧重高吞吐量和低延迟，在编译过程中分别优化整体吞吐量和推理延迟。

图3 PIMCOMP-NN编译器框架

说到模拟器PIMSIM-NN，它采用了基于指令的仿真方式。整体架构从图4可以看出，由上到下分别是芯片—核心—基础模块—模拟引擎SystemC。整个芯片由多个核心通过片上互连网络连接而成，核心内部由多个模块搭建，最终在SystemC框架下运行。它的输入包括指令序列文件和架构配置文件，前者由编译器PIMCOMP-NN提供，后者用来配置不同架构参数，因此可以灵活模拟不同类型的存算一体架构。PIMSIM-NN的核心设计主要包含四个处理单元：矩阵单元、向量单元、传输单元和标量单元。其中矩阵单元的核心是存算阵列单元，它会在运行前预先写入权重数据，运行时直接在原地完成矩阵-向量乘运算，这样就能避免权重搬运，显著降低延迟和功耗。向量单元负责激活函数和池化等非线性操作，传输模块则处理核间的数据交换与同步。整个模拟器基于事件驱动模型编写，利用开源的SystemC引擎，具备良好的扩展性，能够输出非常精确的仿真结果。PIMSIM-NN模拟的是图5所示的抽象流水线架构，各模块之间通过SystemC建模，在仿真过程中高效交互。

图4 PIMSIM-NN模拟器框架

图5 PIMSIM-NN的流水线架构

总的来说，这套工具链可以实现深度神经网络在存算一体架构上的快速自动化部署，不仅优化了任务映射和调度，还能对生成的指令序列进行性能评估。相比之前的存算一体模拟器，它有一个相当明显的进步：以前的模拟器大多采用固定的数据流架构，能支持的网络结构有限，映射方式单一。而这套工具链基于抽象的指令集架构，配上编译器的支持，能够处理更多的网络结构，支持更加灵活的计算任务映射方式。编译器提供了多种预设的编译优化方案，用户也可以自行修改代码来探索其他优化策略。如果再结合模拟结果进行迭代反馈，甚至可以做到编译优化与架构设计之间的软硬件协同设计。

03. 结语

中科院计算所智能计算机中心这次推出的完整开源存算一体工具链，可以说是该领域一次值得记录的重要突破。它不仅增强了存算一体架构的定制化和灵活性，还为深度神经网络在存算硬件上的高效部署提供了坚实支撑。随着开源理念在存算一体领域的持续拓展，行业有望建立起统一的编程接口和标准，让不同厂商的产品真正实现互联互通。这种标准化进程一旦形成，无疑将有效缓解当前存算一体芯片领域的碎片化问题，提升整个生态的协同效率。最终，它也会推动存算一体芯片更自然地与人工智能、大数据、物联网等产业结合，衍生出更多样的应用场景。

你是一名 AI 行业编辑，请围绕下面这条热点输出一份资讯解读：
热点：存算一体芯片面临的主要挑战与困难有哪些要求：
1. 先用一句话解释这条热点在讲什么
2. 再总结它为什么重要
3. 说明会影响哪些 AI 产品或内容方向
4. 最后给出 3 个适合资讯站使用的标题