AMD首发台积电2nm数据中心CPU Venice，性能前瞻

1月14日，行业观察人士指出，在近期举办的国际消费电子展上，AMD正式发布了代号为“Venice”的新一代数据中心处理器。该产品隶属于EPYC（霄龙）系列，基于全新的Zen 6架构打造，成为全球首款采用台积电2纳米工艺制造的数据中心级CPU。

最新数据显示，这一代新品在性能与能效方面相比前代实现了超过70%的提升，线程密度提升幅度更是超过30%。通过高度集成的设计理念，新产品旨在刷新服务器处理能力的上限。

深入剖析显示，此次升级的核心之一是Zen 6计算模块。每个Zen 6模块集成了32个物理核心，较上一代Zen 5的16核设计实现了翻倍。为容纳更多核心及每模块128MB的L3缓存，单颗计算模块的面积由前代的85平方毫米增至约155平方毫米，增幅达82.3%。尽管采用了更先进的台积电N2P工艺，芯片尺寸仍显著扩大。完整的Venice处理器将配置8个此类计算模块，最终达成256核规格，并配备总计1024MB的L3缓存。

在输入输出架构方面，Venice同样展现出大胆布局。不同于前代产品采用单颗输入输出核心的设计，Venice搭载了两颗基于台积电N6工艺制造的输入输出核心，每颗面积约为375平方毫米，合计达750平方毫米。这种双输入输出方案不仅整合了内存控制器和PCIe接口，还引入了与AI加速相关的IP模块，旨在显著增强平台的内存带宽和扩展能力，以应对人工智能应用场景对高吞吐量的需求。

产品序列方面，Venice将提供多款配置以满足多样化部署需求。除顶配的256核版本外，AMD还将推出基于标准Zen 6架构的192核型号，该版本配备16个计算模块，每个模块包含12个核心，L3缓存总量为768MB，进一步丰富高端服务器市场的选择。