HBM技术新突破曝光 下一代存储解决方案揭秘

在AI算力狂飙的当下，高带宽内存（HBM）无疑是半导体舞台中央最耀眼的明星。它凭借惊人的数据传输速率，成为了高端GPU和AI翻跟斗不可或缺的“能量棒”。然而，光环之下，挑战也随之浮现——先进封装带来的成本与良率压力、散热瓶颈以及产能的紧俏，都在催促着产业寻找更优解。

市场从不缺乏挑战者。当HBM还在努力攀登性能高峰时，新的竞争者已悄然亮见。英特尔携手软银，老牌存储巨头另辟蹊径，一场围绕未来内存架构的暗战，已然拉开序幕。

英特尔卷土重来？

提起英特尔在DRAM领域的往事，总带着几分传奇色彩。这位曾经的行业开拓者，在激烈的市场竞争中转身投入CPU，成就了今日的蓝色巨人。如今，人工智能的浪潮又将其目光拉回了记忆的战场。近期消息显示，英特尔与软银旗下子公司Saimemory正联手开发一项新技术，旨在挑战当前HBM的统治地位，为AI翻跟斗提供带宽更高、容量更大的内存方案。

Saimemory成立于2024年底，使命是将下一代内存技术推向市场。此次合作，它有望整合英特尔两项关键储备：一是由美国能源部支持的“先进内存技术（AMT）”计划中的基础技术；二是“下一代DRAM键合（NGDB）”计划所展示的成果。英特尔前政府技术首席技术官Joshua Fryman曾评价NGDB技术，称其定义了一种全新的内存架构和组装方法，能显著提升性能、降低功耗并优化成本，这正是应对AI需求所亟需的突破。

现有高带宽内存系统往往面临一个经典取舍：为了极致带宽，有时不得不牺牲容量等其他指标。NGDB技术的价值在于，它试图打破高带宽与高容量之间的权衡，让更广泛的系统和应用都能享受到高带宽内存的优势。该技术已成功验证了新型堆叠方法和DRAM组织结构的可行性，并证明了其具备大规模生产的潜力。

更具体的产品蓝图，或许要等到2026年的VLSI大会。届时，Saimemory计划发布一篇关于其“HB3DM”内存的论文。这项技术基于名为“ZAM”的垂直堆叠架构，其雄心在于利用最先进的制造工艺实现性能飞跃。

根据已披露的信息，第一代HB3DM设计为九层结构，采用混合键合进行3D集成：底层是负责数据调度的逻辑层，上面八层则是存储数据的DRAM层。通过数以万计的硅通孔（TSV）连接，其性能指标颇为惊人。初步测算显示，单个10GB容量的HB3DM模块，带宽可能达到约5.3TB/s。这个数字是什么概念？它预计将是未来HBM4单栈带宽（约2TB/s）的两倍以上。

当然，挑战同样明显。目前HB3DM在容量上暂处下风，10GB的容量与HBM4最高48GB的单栈容量相比仍有差距。不过，技术是演进的，通过增加堆叠层数来提升容量是可见的路径。目前，该技术的商用时间表指向2029年，而背后的DRAM制造将由谁负责，是英特尔自家晶圆厂重操旧业，还是寻找代工伙伴，仍是悬念。

真正的3D DRAM出招

谈到堆叠，很容易将HBM与3D DRAM混淆。虽然都涉及“3D”，但两者目标不同。HBM是通过堆叠成熟DRAM芯片并利用先进封装来提升带宽，属于产品层面的创新；而3D DRAM则是旨在碘伏DRAM底层架构，通过垂直方向扩展晶体管和电容器来突破平面微缩的物理极限，属于技术路线的革命。

如今，这条革命性的路径正迎来实质性进展。NEO Semiconductor公司近日宣布，其3D X-DRAM技术已成功通过概念验证。这项技术的巧妙之处在于，它大量借鉴了已经非常成熟的3D NAND闪存制造工艺。

这意味着，制造下一代高密度DRAM，可能无需从头搭建昂贵的新产线，而是可以利用现有的3D NAND基础设施和设备。这对于控制成本和加速产业化至关重要。验证芯片展示出的性能指标令人瞩目：读写延迟低于10纳秒，数据保持时间远超行业标准，同时具备了优异的抗干扰能力和耐久性。

实现这一突破的关键，在于采用了基于铟镓锌氧化物（IGZO）晶体管的存储单元设计。这种材料能让1T1C或3T0C存储单元像3D NAND一样实现立体堆叠，从而在提升容量和吞吐量的同时，保持较低的功耗。

行业分析机构TechInsights的专家对此评价道，这标志着行业在超越传统微缩极限、迈向全新3D DRAM时代的道路上，实现了一个重要的里程碑。它不仅仅是一个理论构想，而是证明了技术可行性，与产业向垂直扩展存储器发展的大趋势高度契合。

HBF，已成气候

在挑战HBM的阵营中，还有一个不可忽视的选手——HBF。它并非要直接取代HBM，而是意图与HBM协同，构建一个层次更丰富、效率更高的内存系统。

简单来说，HBF可以看作是HBM思路在NAND闪存领域的应用。它通过堆叠3D NAND芯片并利用硅通孔互联，大幅提升了带宽。但与HBM使用的易失性DRAM不同，HBF基于非易失性的NAND闪存。这意味着，它在提供高带宽的同时，还继承了闪存大容量、低成本以及断电不丢数据的特性。

在AI系统中，HBM可以专注于处理需要极低延迟的“热数据”，而HBF则适合存储和读取海量的“温数据”或模型参数。这种分工有望显著降低超大规模AI系统的总体拥有成本，并在边缘计算等场景中展现独特优势。

从技术架构看，HBF封装了多个垂直堆叠的NAND芯片，底部是集成了控制器的逻辑基板。其接口设计力求与HBM兼容，甚至可以直接连接到翻跟斗现有的HBM控制器上。通过通道交错等技术，它能将聚合带宽提升至饱和主机接口的水平。

业界预测，类似HBF这样能够填补HBM与SSD之间空白的新型内存层，其需求将在2030年前后显著增长。谁能提供整合HBM与HBF的完整内存解决方案，谁就可能在系统级优化中占据优势。

不过，HBF的前路也并非一片坦途。有消息称，尽管其堆叠容量可达4TB，但业界巨头英伟达对其似乎兴趣不大。相反，谷歌则被传出锁定了HBF的采购渠道。头部客户的态度分化，为这项技术的未来增添了一丝不确定性。

HBM的“反击”

面对四面八方的挑战，HBM技术本身也并未停下进化的脚步。一份来自韩国顶尖研究机构KAIST的远期技术路线图，为我们勾勒出HBM直到2038年的发展想象。

这份报告预测，从HBM4到HBM8，单栈容量将从最高288GB跃升至超过6TB，带宽则有望从2TB/s提升至惊人的64TB/s。与之相伴的，是I/O接口宽度的大幅扩展和功耗的持续上升。为了支撑这种性能飞跃，路线图中还探讨了嵌入式NAND闪存、内存中心架构以及基于机器学习的功耗控制等前沿方向。

一切宏伟蓝图的基础，都离不开DRAM芯片本身的革新。而在这个底层战场上，两位韩国巨头——三星和SK海力士，正展现出不同的技术哲学。

三星电子选择向“上”发展，积极研发16层垂直堆叠DRAM，并将逻辑芯片中先进的环栅晶体管技术引入DRAM制造。这如同将平房改建成摩天大楼，极大提升了“土地”利用率，但如何在狭小空间内妥善安置晶体管和电容器，是巨大的工程挑战。

SK海力士则倾向于在“平面”上做到极致，追求名为“4F²”的更紧凑单元结构，旨在将单元面积缩减30%以上。同时，他们也在研究芯片减薄、晶圆级混合键合等技术，为未来的三维集成做准备。

行业观察指出，当DRAM工艺进入1d纳米节点后，单纯缩小线宽已接近物理极限，结构创新成为必由之路。三星的“垂直公寓”与SK海力士的“极致平层”，谁的技术路径能率先突破并成为行业事实标准，谁就将掌握下一代DRAM的主导权。

写在最后

回顾半导体发展史，CPU、GPU等计算芯片长期占据舞台中心，存储更多扮演着辅助角色。然而，当AI大模型的参数规模突破万亿，推理需求呈指数级增长时，数据的搬运速度、存储带宽和容量，已然成为决定整个系统性能上限的核心瓶颈。这场竞赛的本质，是解决“如何让数据更快、更高效地喂饱饥渴的算力单元”。

因此，尽管HBM今天风光无限，但它所面临的挑战恰恰反映了产业最真实的渴求：行业追逐的从来不是某一种特定技术，而是那个在带宽、功耗、容量、成本之间达到最佳平衡的解决方案。

眼下围绕HBM展开的，早已不只是一场存储器升级赛，更是一场关于“后摩尔时代内存终极形态”的路线之争。最终的赢家，或许未必是HBM本身，而是那个最能契合AI时代算力需求的全新存储架构。这场变革，才刚刚开始。