AI算力需求驱动英特尔大尺寸先进封装创新

随着AI时代的全面到来，除了制程工艺的不断演进，先进封装技术已然成为半导体行业炙手可热的“新焦点”。所谓先进封装，简单来说就是将多颗芯片整合在同一个封装体内的技术。为什么它在AI芯片的制造中如此不可或缺？这背后主要有四大关键原因。

首先，AI芯片需要处理海量数据，而先进封装能够实现芯片间的高速互连，大幅提升数据传输速率与吞吐能力。其次，AI芯片架构极为复杂，异构集成已成为刚性需求——CPU、GPU、NPU、I/O等不同功能单元必须高效协同工作，先进封装恰好提供了这一整合能力。第三，算力是AI芯片的生命线，先进封装有助于提升系统集成密度，使单个封装内的晶体管数量持续增长，同时具备良好的可扩展性。最后，采用先进封装的设备中，不同芯片可以分别由不同厂商、采用不同制程节点来制造，从而在灵活性和成本控制上占据更大优势。

目前行业内的主流技术方案包括台积电的CoWoS与CoPoS，以及英特尔的EMIB、Foveros和Foveros Direct等。芯片设计公司对先进封装的需求持续高涨，但台积电的产能相对紧张，这为其他厂商打开了难得的市场机遇窗口。近期英特尔动作频频，今年3月，其位于马来西亚槟城的先进封装工厂预计将在年底全面投产；据《连线》报道，谷歌和亚马逊也正在就先进封装代工业务与英特尔展开洽谈。

除了产能优势，英特尔在技术水平和对AI架构的适配支持上也颇具竞争力。以2.5D封装为例，多数厂商的做法是在所有芯片下方单独放置一层硅中介层，通过它实现互连。然而，一旦中介层尺寸超过某个临界点，制造成本和工艺难度就会急剧攀升——随着AI芯片越做越大，这一痛点也愈发突出。

英特尔的EMIB（嵌入式多芯片互连桥接）技术则另辟蹊径。它先在晶圆上制造面积较小的硅桥芯片，由于面积小，晶圆利用率可以高达90%，有效帮助客户降本增效。随后，这些硅桥被嵌入大尺寸有机矩形面板中，再分割成若干矩形基板，将各种功能单元连接起来，硅桥仅在需要的位置提供局部高密度互连。EMIB的演进版本EMIB-T还增加了硅通孔，能够实现垂直电源传输，并有效降低直流和交流噪声带来的信号串扰。

相比之下，基于硅中介层的方案必须与整个封装尺寸完全匹配。对于尺寸大于8倍光罩复合体的大型设备，晶圆利用率会降至60%——而且中介层必须贴附到基板上，占用大量空间。

简而言之，由于硅桥直接嵌入基板内部，EMIB和EMIB-T能够随着封装尺寸增大而不断扩展，这是硅中介层方案所无法实现的。目前英特尔代工所能实现的最大芯片复合体尺寸约为光罩尺寸的6倍；到2026年底，这一数字将超过8倍（约6800平方毫米）；到2028年，将进一步增至12倍以上（约10000平方毫米），届时可容纳16个或更多HBM4/HBM5堆叠，以及30个或更多的EMIB-T硅桥。

除EMIB外，英特尔代工还提供一整套完整的先进封装产品组合：Foveros-S是英特尔版的硅中介层方案；Foveros-R采用重布线层作为中介层，灵活性更强，能够帮助客户优化成本；Foveros Direct则通过混合键合技术实现芯片的垂直堆叠，实现了真正的3D封装。更重要的是，EMIB与Foveros系列技术组合还可以实现3.5D集成——多个垂直堆叠的芯片组通过EMIB横向互连，为构建更大、更快、更高效的多芯片AI系统提供了可扩展的模块化平台。

英特尔先进封装的前景值得关注，除了上述技术创新，还有公司文化层面的深刻转变。如今客户可以选择在制造流程的任意环节使用英特尔的服务：既可以从其他供应商购买晶圆，拿到英特尔的晶圆厂进行封装；也可以先找其他供应商完成传统封装，再与英特尔合作进行先进封装。从“不接受其他代工厂的晶圆”到“将满足客户需求置于首位”，英特尔终于领悟了代工厂与客户建立信任关系的真谛。