业内首创新一代AI供电技术提升服务器功率密度60%

先抛几个核心判断：AI算力爆发的背后，其实有个常常被忽略的“隐形瓶颈”——供电。CPU、GPU这些核心芯片的功耗，从几百瓦一路飙到1kW甚至更高，这个趋势谁都看得见。但服务器主板的供电方案，却在功率密度、转换效率、PCB布局空间这三个维度上，几乎都已经被逼到了天花板。如果不从底层架构上动刀，计算平台的性能释放和小型化，都会卡死在供电这个环节上。

所以，一个尖锐的问题摆在眼前：在如此极限的高功耗需求下，到底有没有办法做出更高效、更紧凑、更稳定的供电方案？这已经成了整个AI服务器产业绕不过去的核心痛点。

最近，海光信息联合生态伙伴，拿出了个有意思的解法——将Zero Bias TLVR（零偏置跨电感稳压器）和Dual SPS（双芯合封电源器件）组合在一起，以碘伏性的拓扑架构和超高功率密度，打算精准地解开大算力场景下的供电死结，给新一代服务器平台提供更高效的底层支撑。

01 供电架构演进与板级布局困局：传统方案已到极限

AI大模型的应用一铺开，单颗GPU功耗突破2kW、CPU功耗逼近1kW就成了家常便饭。整机供电需求跟着几何级增长。简单来说，传统多相Buck方案虽然效率高、扩展性好，但在高负载瞬态响应上，短板明显，越来越跟不上多核心高功耗处理器的节奏了。

为了解决瞬态响应问题，行业里引入了TLVR（跨电感稳压器）。它通过双绕组电感来改变等效电感，改善瞬态性能，减少电容需求，在高性能处理器平台用得挺多。但问题是，TLVR的转换效率和功率密度，相比传统Buck方案并没有实质优势。随着CPU功耗越来越高，电路相数和占用面积也在不断膨胀。偏偏服务器主板受机箱标准严格约束，没法随意扩大。

与此同时，内存通道、PCIe/CXL这些高速IO的需求也在井喷。PCB被迫采用超低损耗材料和更多层数，单位面积成本直线飙升。板级布局变得寸土寸金，供电设计面临终极考验：怎么在瞬态响应、转换效率、功率密度和有限空间之间，找到那个微妙的平衡点？

说到底，传统方案已经走到头了，行业确实需要一场技术上的革命。

02 将Zero Bias TLVR与Dual SPS创新组合，突破性技术解法

面对这个极限挑战，海光信息联合伙伴们，首次把Zero Bias TLVR和Dual SPS这两项技术组合在了一起。效果很直接：功率密度提升50%~60%、效率提升0.7%~1.5%、布局空间则被极致压缩。这算是跨越式的进步了。

1. Zero Bias TLVR：碘伏性拓扑结构，提升电源效率

Zero-Bias TLVR vs TLVR

Zero Bias TLVR和传统TLVR的核心差异，集中在副边绕组的拓扑结构上。传统方案里，各电感的副边绕组通过补偿电感Lc互联后接地，稳态下Lc环路没有直流分量，但原边存在显著的励磁电流，导致磁芯承受了极强的稳态直流偏置磁通，产能利用率被压得很低。

而Zero Bias TLVR通过创新的拓扑重构，把PHASE1的开关节点SW接入Lc，再与各副边绕组互联，最终接至输出VOUT。这样一来，副边绕组中就能引入一个与原边幅值相等、方向相反的直流电流，实现磁芯内部直流磁通的精准抵消。

1.1 消除磁芯直流偏置，磁芯利用率质的飞跃

通过这种拓扑重构，Zero Bias TLVR彻底消除了电感磁芯的直流偏置，磁芯利用率有了质的提升。在同样封装尺寸下，电感量显著提高，开关频率可以从传统的600kHz~800kHz下压到400kHz~600kHz，电源转换效率直接提升0.7%～1.5%。

TLVR Efficiency vs Zero-Bias Efficiency

1.2 ZB-TLVR拓扑减少一相电感，叠加磁通归零设计，放宽电感饱和电流要求，进一步压缩体积

传统TLVR对电感饱和电流的要求极高，导致电感体积很难缩小。而Zero Bias TLVR采用了磁通归零设计，把这个苛刻的要求放宽了，进一步压缩了体积，缓解了PCB布局的压力。和传统方案一比，在效率、功率密度、体积控制上，都实现了明显的优化，功率密度跃升了15%~20%。

TLVR Layout (左) vs Zero-Bias TLVR Layout (右)

2. Dual SPS：双芯合封，小空间释放大能量

SPS (左) vs Dual SPS (右)

2.1 6×6mm封装内集成两颗SPS核心，功率翻倍，尺寸仅增50%

SPS（智能功率级）是一种集成化功率器件，内部集成了Buck拓扑所需的高性能功率MOSFET和专用智能驱动电路，实现了功率开关和驱动控制的一体化封装。为了进一步提升功率密度，海光信息联合伙伴，采用了双芯合封（Dual SPS）的突破性设计。在仅仅6×6mm的微型封装里，集成了两颗SPS核心，功率直接翻倍，尺寸只增加了50%，功率密度强势提升了33%！

2.2 散热进一步升级

电源功率密度持续走高，功率MOS的损耗热量也越来越集中，散热设计难度大增。如果器件温升超标，受半导体温度特性制约，MOS就无法长期满载运行在额定直流TDC电流规格，这会直接限制电源的满载输出能力。传统单SPS方案只能靠基板底部单面散热，路径单一，热阻偏高。新一代Dual SPS架构改用双面散热结构，上下两面同步布设散热通路，有效缩短导热路径，大幅降低整体热阻，模块热阻可以控制在1℃/W以内。这就意味着，即使功率密度提升、热源更集中，芯片温升也能得到有效管控，保障MOS长期稳定工作。

3. 组合方案：功率密度暴涨50%~60%，供电能力全面升级

把Zero Bias TLVR电源拓扑和Dual SPS封装技术深度融合，能充分发挥各自的优势，大幅拉高电源整机功率密度、提升转换效率、缩减方案体积。这套方案在高端服务器、AI算力电源、高性能主板供电等场景下，应用价值非常高。

3.1 功率密度大幅提升

Zero Bias TLVR依托优势电源拓扑，消除了TLVR电感磁芯的直流偏置，并减少了一相电感，实现功率密度跃升15%~20%。Dual SPS则通过先进封装技术，把常规SPS二合一封装，功率密度又提升了33%。两者结合，整体功率密度能提升50%~60%。这不仅有效压缩了电源方案的整体体积，还简化了布线设计，在高端服务器、AI算力电源、高性能主板供电等场景里，价值感非常强。

3.2 创新2合1、4合1 TLVR电感（Group TL），降低直流损耗

ZB-TLVR的PHASE1输出要串联每个TLVR电感的副边绕组，每个副边绕组都需要通过PCB连接，这会导致副边绕组的DCR（直流电阻）偏高，影响电源效率。海光信息创新性地采用2合1、4合1 TLVR电感（Group TL），把多个副边绕组在电感内部直接连接，省去繁琐的PCB走线，大幅降低了副边绕组的DCR，从而提升了PHASE1的电源效率。

03 生态协同推动创新落地

这次技术融合方案，整合了服务器架构设计、器件开发、散热仿真、量产验证等多方资源，协同攻克了拓扑融合、定制器件开发、散热优化、环路稳定性调试等关键难点。它成功打通了电感、电源专用芯片的定制化研发与落地路径，给算力电源技术的升级指明了方向。

值得注意的是，产业生态协同是技术落地的关键一环。海光信息依托光合组织，联动上下游伙伴开展联合验证与场景化适配，加速方案迭代与规模化落地。凭借着技术前瞻性与生态协同能力，这套方案正在推动AI服务器供电技术向高效化、高密度化、小型化全面演进，为AI算力的爆发提供更强大的底层支撑。